Устройство для сопряжения ЦВМ и накопителя информации Советский патент 1986 года по МПК G06F12/02 

N9

05

СП

00 Изобретение относится к цифровой вычислительной технике, в частности к устройствам организации аппаратурной адресации, и может быть использовано при построении систем обработки данных, основная память которых включает в себя несколько независимых запоминающих устройств отдельных абонентов. Целью изобретения является повьшение производительности устройства за счет его настройки на различные значения из пространства адресов основной памяти, благодаря чему осуществляется уплотнение информации накопителя. На фиг.1 представлена структурная схема устройства; на фиг.2 - структурная схема блока регистров зоны; на фиг.З - схема распределителя импульсов и блока управления вводомвыводом. Устройство содержит (фиг.1) распределитель 1 импульсов, блок 2 регистров зоны, регистр-идентификатор 3, дешифратор 4 адреса, шифратор 5 внешних соединений, блок 6 сравнения кодов, блок 7 селекции адреса, сумматор 8, реверсивный счетчик 9, блок 10 управления вводом-выводом, селектор 11 режима, регистр 12 адреса, де шифратор 13 режима, регистр 14 режима, накопитель 15 информации, адресный выход 16 ЦВМ, вход-выход 17 данных ЦВМ и выход 18 управления чтением-записью ЦВМ. Блок 2 регистров зоны (фиг.2) содержит первый 19, второй 20 и третий 21 блоки элементов И, первый 22, вто рой 23 и третий 24 блоки триггеров и предназначен для приема и хранения кода объема памяти. Количество разря дов регистра зоны равно m и связано с количеством ячеек накопителя М соотношением (т - 1) log М m. Распределитель 1 импульсов (фиг.З Содержит дешифратор 25, блок 26 элементов И и первый 27 и второй 28 эле менты задержки.. Блок 10 (фиг.З) содержит с первого по шестой элементы И 29-34 и элемент ИЛИ 35. Регистр-идентификатор 3 выполнен набором триггерных регистров и элементов И по количеству абонентов и предназначен для приема кода адреса из блока 10 управления вводом-выводом. Количество разрядов блока соответствует количеству разрядов адреса накопителя 15. Дешифратор 4 адреса и дешифратор 13 режима могут быть выполнены на логических элементах И, НЕ. Дешифратор 4 адреса предназначен для преобразования кода адреса абонента в позиционный сигнал разреше7 ния обращения к регистру-идентификатору, а дешифратор 13 режима - для преобразования двоичного кода в позиционный . Реверсивный счетчик 9 предназначен для фиксации и модификации текущего значения адреса ячейки накопителя 15. Количество разрядов реверсивного счетчика 9 соответствует количеству разрядов адреса ЗУ основной памяти. Блок 6 сравнения кодов предназначен для сравнения находящегося на шинах адреса и подаваемого от шифратора 5 внешних соединений кодов. При совпадении кодов, т.е. при определении, что код абонента находится в поле кодов абонентов памяти, блок сравнения вырабатывает сигнал разрешения работы с данным абонентом. Селектор I1 режима предназначен для автоматического распределения сиг- налов и выбора либо сигналов с выхода регистра-идентификатора 3, либо с вьгхода сумматора 8 для передачи информации в реверсивный счетчик 9. Работа устройства рассчитана на следующие режимы: режим размещения массивов абонентов в памяти (разбиения памяти на зоны), режим настройки (разрядки регистра-иденти4№1катора) и режим доступа к памяти. В исходном состоянии на выходах регистра I4 режима и реверсивного счетчика 9 установлены логические О, регистр 12 хранения адреса находится во включенном состоянии выходов, состояние регистра-идентификатора 3 произвольное. Цикл работы устройства разбивается на четьфе такта, в течение которых происходит запись информации в регистр-идентификатор 3, считывание содержимого регистра-идентификатор 3 и запись в реверсивный счетчик 9, модификация реверсивного счетчика 9, запись в один из регистров блока 2 регистров зоны по адресу абонента. На первом такте информационный вход 17 устройства закрыт. Содержимое реверсивиого счетчика 9 записывается в регистр-идентификатор 3. Записанная в регистр-идентификатор 3 информация считывается на втором такте и с его выхода поступает на первый вход сумматора 8, который производит суммирование данной информации с информацией, поступающей на его второй вход с выхода блока 10.

Так как в исходном состоянии ре ерсивный счетчик 9 находится в состоянии О, то при обращении первого абонента к устройству информация в сумматоре 8 не меняется и соответствует той информации, которую принимает устройство с информационного входа 17. В процессе режима размещейия селектор 11 режима настроен на прием и вьщачу информации с выхода сумматора 8. На третьем такте содержимое реверсивного счетчика 9 модифицируется на единицу. На четвертом такте информация с выхода блока 10 управления вводом-выводом записьгоается в один из регистров блока 2 регистров зоны по адресу абонента, тем самым устройство определяет зону размещения в памяти информации данного абонента и его начальный адрес.

Дпя следующего абонента его начальный адрес определяется содержимьш реверсивного счетчика 9, к которому снова добавляется объем памяти, занимаемый следующим абонентом, передаваемый по информационному входу 17 модифицируется на третьем такте и хранится в реверсивном счетчике 9 до обращенияследующего абонента к памяти. Таким образом, для каждого абонента устройство определяет занимаемую им зону памяти.

В процессе режима настройки, если абоненту необходимо обратиться к памяти для записи информации, абонент по своему адресу опрашивает содержимое регистра-идентификатора 3.

Цикл работы устройства в режимах настройки и доступа к памяти разбивается на четыре такта, в течение которых происходит соответственно опрос регистра-идентификатора 3, установка очередного адреса памяти, модификация адреса и запись модифицированного адреса в регистр-идентификатор 3.

Режим настройки производится в следующем порядке. В первом такте по входу J 7 передается код Запись в память или Считьшание из памяти в блок 10 управления вводом-выводом

и на дешифратор 13 режима. При формировании сигнала совпадения по одному из кодов происходит запоминание зтого кода в соответствующем разряде регистра 14 режима, адрес которого определен дешифратором 4 адреса.

При последующем обращении по данному адресу абонента производится запись в регистр-идентификатор адреса определенной ячейки памяти для данного абонента при считывании информации из памяти, причем установка начального адреса запоминающего устройства может производитьс:я как одним словом, так и двумя или несколькими словэми, если количество разрядов для адресации накопителя 15 превышает количество разрядов шины 17 данных устройства. В результате такой загрузки для всех абонентов назначаются различные адреса ячеек памяти системы. При записи информации в память абонент опрашивает содержимое регистра-идентификатора с целью определения адреса ячейки, начиная с которой абоненту разрешается запись информации.

В режиме доступа к памяти вход 17 данных устройства закрыт. При появлении адреса абонента на входе 16 адреса производится считывание физического адреса памяти с регистрагидентификатора 3 на первом такте обращения абонента к памяти и опрос регистра 3 на первом такте обращения абонента и опрос регистра 14 режима, иа следующем такте проводится запись считанного адреса в реверсивный счетчик 9 и регистр 12 адреса, одновременно распределитель 1 импульсов формирует сигнал Списывание из памяти при списывании информации или Запись в память при записи информации в запоминающее устройство, начиная со второго такта цикла обращения к устройству переадресации на входе 16 адреса устанавливается адрес, по которому идет обращение.

При записи информации адрес А накопителя проверяется блоком 7 селекции адреса. Если адрес А удовлетворяет неравенству

(В + С),

где В - адрес в блоке 2 регистров

зоны;

С- количество ячеек, задаваемое кодом регистра 3,

то распределитель 1 импульсов формирует сигнал Запись в код и запоминающее устройство производит запись информации, находящейся на входе 17 устройства. Если неравенство 6 А (В + С) не вьтолняется, сигнал Запись в память не формируется и информация в запоминающее устройство не записывается.

На третьем такте реверсивный счетчик 9 модифицирует адрес обращения к памяти. Модифицированный адрес на четвертом .такте цикла обращения записывается в регистр-идентификатор и, таким образом,производится подготовка ячейки для следующего обращения данного абонента к устройству.

Формула изобретения

Устройство для сопряжения ЦВМ и накопителя информации содержащее регистр-идентификатор, дещифратор адреса, щнфратор внещних соединений, блок сравнения кодов, блок селекции адреса, распределитель импульсов, реверсивный счетчик, блок управления вводом-выводом, дешифратор режима, регистр режима, регистр адреса, причем адресный выход ЦВМ соединен с входами дешифратора адреса и шифратора внещних соединений, выход дешифратора адреса соединен с входами записи регистра-идентификатора и регнстра режима, информационньй вход регистра режима соединен с выходом дешифратора режима, вход которого соединен с информационным выходом блока управления вводом-выводом, выход шифрвА ора внешних соединений соединен с первым входом блока сравнения кодов, второй вход которого соединен с выходом адреса ЦВМ, выход регистра-идентификатора соединен с информационным входом блока селекции адреса, информационный вход регистра-идентификатора соединен с выходом данных блока управления вводом-выводом, вход режима которого соединен с первым выходом распределителя импульсов, выход реверсивного счетчика соединен с информационным входом блока управления вводом-выводом и с входом регистра адреса, выход блока селекции адреса соединен с входом разрешения распределителя импульсов, стробирующий вход которого соединен с выходом.регистра режима, выход управления, чтением-записью ЦВМ соединен с синхронизирзпощим входом распределителя импульсов , второй и третий выходы которого соединены соответственно с входом чтения-записи накопителя информации и со счетным входом реверсивного счетчика, двунаправленньй вход-выход данных ЦВМ соединен с двунаправленными входами-выходами данных блока управления вводом-выводом и накопителя информации, выход регистра адреса подключен к адресному входу накопителя информации, отличающеес я тем, что, с целью повьшгения производительности, в него введены блок регистров зоны, сумматор и селектор режима, причем информационный выход блока управления вводом-вьшодом подключен к информационно 1у входу блока регистров зоны и к первому входу сумматора, второй вход которого и управляющий вход селектора режима соединёны с выходом регистра-идентификатора выход дешифратора адреса подключен к разрещаыщему входу блока регистров зонь, выход которого соединен с управляющим входом блока селекции адреса, выход блока сравнения кодов соединен с входом разрешения блока управления вводом-выводом, -выход сумматора соединен с информационным входом селектора режима, выход которого подключен к информационному входу реверсивного счетчика.

ш

Изобретение относится к области вычислительной техники, в частности к устройствам для аппаратурной адресации, и может быть использовано в системах обработки данных. Целью изобретения является повышение производительности за счет настройки устройства на различные значения из пространства адресов основной памяти, благодаря чему осуществляется уплотнение информации накопителя. Устройство содержит распределитель импульсов, блок регистров зоны, регистридентификатор, дешифратор адреса, шифратор внешних соединений, блок сравнения кодов, блок селекции адреса, сумматор, реверсивный счетчик, блок ввода-вывода, селектор режима, регистр адреса, дешифратор режима,, регистр режима, накопитель информации. Устройство позволяет осущест(Л вить многопользовательский интерфейс с накопителем информации. 3 kn. с

IS

№

IS

rf

fut.J

От 16

i

Г

От№

25

От

1265780

Фиг.З