Запоминающее устройство для телевизионного изображения Советский патент 1986 года по МПК G06F11/08 

ю

Од СП

4j

00

ел Изобретение относится к области средств .связи и может быть использо вано при построении телевизионных цифровых систем связи, систем моделирования алгоритмов цифровой обработки изображений, например, в качестве графического дисплея. Целью изобретения является повышение надежности устройства за счет р коррекции ошибок, обусловленных от казами ячеек памяти в микросхемах памяти. На фиг.1 показана видимая часть ТВ-растра и соответствующее ей распределение старших разрядов адресов с разбиением адресного поля на условные зоны; на фиг.2 - адресное по ле с перераспределением адресных зо ТВ-растра по блокам памяти и соответствующее значение старших-разрядов; на фиг. 3 - функциональная схе ма устройства; на фиг.4 - функциональная схема блока памяти; на фиг. функционапьная схема блока коррекции ошибки. Устройство содержит генератор 1 тактовых импульсов, выход которого соединен со входом генератора 2 сиг налов адреса. Управляющий выход адресного генератора соединен со входом блока 3 синхронизации, а адресные выходы с первого по третий образуют адресную шину, которая соеди нена с первой группой входов коммутатора А адреса, управляющими входа ми коммутатора 5 данных и одним из управляющих входов сдвигающего регистра 6, Первый выход блока 7 сопряжения соединен со второй .группой входов коммутатора 4 адреса, выход которого соединен со входом блока 8 модификации адреса. Выход последнего соединен с адресными входами бло ка 9 памяти и с одним из входов бло ка 1 О управления. Второй вход блока 10 подключен к выходу генератора 2 сигналов адреса, а третий вход - к выходу блока 7 сопряжения. Блок 7 соединен двунаправленной шиной данных с мультиплексором 11. Адресный выход блока 7 подключен к управляющему входу мультиплексора 11, выход двунаправленной щнны данных которог соединен с первой группой входов ко коммутатора 5 данных. Выход двунаправленной шины данны сдвигающего регистра 6, объединяющий его параллельные входы и выходы подключен ко второй группе входов коммутатора 5 данных, первая группа выходов которого соединена с двунаправленной шиной данных блока 9 памяти. Управляющий вход блока 9 памяти соединен с одним из выходов блока 10 управления, второй выход которого соединен со вторым управляющим входом сдвигающего регистра 6. Вторая группа выходов коммутатора 5 данных соединена со входами блока 12 контроля четности и входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3. Выход злемента 13 соединен с третьим входом коммутатора 5 данных. Выход блока -12 контроля четности соединен со входом блока 7 сопряжения и с управляющим входом блока 14 коррекции ошибок, вход которого соединен с последовательным выходом сдвигающего регистра 6. Последовательный вход сдвигающего регистра 6 соединен с выходом аналого-цифрового преобразователя (АЦП) 15, вход которого соединен с источником видеосигнала. Выход блока 14 коррекции ошибок соединен со входом цифроаналогового преобразователя (ДАЙ) 16, выход которого является аналоговым выходом устройства. Блок 9 содержит два блока 17 и 18 памяти. Адресные входы обоих блоков соединены с выходами блока 8 модификации адреса, шина данных этих блоков соединена с первой группой выходов коммутатора 5 данных, а их управляющие входы соединены с первым вьпсодом блока 10 управления. Блок 14 коррекции ошибок 14 содержит интерполятор 19, вход которого соединен с выходом сдвигающего регистра 6, а выход - со входом комму- . татора 20 замещения, вьшолненного как логический коммутатор, управляющий вход которого соединен с выходом схемы 12 контроля четности. Выход коммутатора 20 замещения соединен со входом ЦАП 16. Устройство работает следующим образом. В случае использования ТВ-стандарта с 625 строками количество ак- i тивных строк, вида1мых на растре (4Я1Г.1), составит 576 (строки от О до 575), При соотношении размера растра 4:3 количество активных элементов в строке будет соответственно 768 (от О до 768). Объем V адресного поля памяти, требуемый для запоминания активной части одного кадра ТВ-изображения, определится как Уд 576x768 432 К бит, (1) где К 2 1024. Для запоминания этой информации требуется память с объемом К бит, для адресации которой необходимо 19 разрядов. Эту память можно сое тавить из двух блоков объемом 256 К бит, адресуемых 18 разрядами каждый. Неиспользуемое поле адресов при этом составит 512-4320 80 (К бит). (2) Для качественного воспроизведения ТВ-изображения достаточно 8 разрядов, поэтому формат слова, записываемого в память, должен составить 8 бит. . Если при этом обеспечить раздельный доступ к каждому разряду, то сум марный объем неиспользованных адресоставитсов К бит 432 Кбит/3 что достаточно для запоминания еще одного контрольного бита. На фиг. 1 старшие четь1ре разряда адреса в горизонтальном Хд, X , X X и вертикальном Yg, Y, Y, правлениях ТВ-раствора поставлены в однозначное соответствие с адресным полем видимой части ТВ-кадр%. Размер единичного адресного квадрата состав ляет 64x64 (адресуется 12 разрядами) Для пояснения принципа работы бло ка 8 модификации адресов поле растра на фиг.1 разбито на ряд областей А, В, С, D, Е, F, G. Исходя из адресных координат X., YJ, условие нахождения текущего элемента ТВ-кадра Z в каждой из этих областей можно записать как. Блок 8 модификации адресов распределяет указанные области А... G (фиг.2) в поле адресов блоков 17 и 18 памяти, которые представляют собой оперативные запоминающие устройства с произвольной выборкой объемом V 256 К байт, организацией 512х х512 и возможностью раздельного.доступа к каждому байту. Причем в каждом блоке 17 и 18 памяти выделено дополнительное адресное поле для контрольного бита К. и соответственно. Таким образом, в то время, когда исходная информация о ТВ-кадре, представляющая собой 8-разрядное слово, записывается в блок 17 (адресное поле С), контрольный бит заносится в область К- блока 18 памяти. И наоборот, когда выборка ТВ-сигнала находится в области адресов блока 18 памяти (адресное поле A-fB+D+E+F+G), то контрольный бит заносится в адресное поле К блока 17 памяти. Так как контрольный бит должен записываться поочередно во все разряды блоков 17 и 18 памяти, то для управления поразрядным обращением используются три старших модифицированных разряда в вертикальном направлении у, Y ,Yg для блока 18 памяти и Y, Yf, Y| - для блока 17 памяти. При этом условие записи основной информации в любой разряд блока 17 памяти представляется как , а для блока 18 памяти как С 1, что соответствует нахождению выборки ТВ-кадра в области С или вне ее. Блок 8 модификации адреса осуществляет функцию преобразования старших разрядов адресных координат ТВкадра в старшие адресные разряды блоков 18 и 17 памяти. При записи основной информации и контрольного би- . та для младших шести разрядов справедливы выражения ДЛЯ ...5, дпя ...5; Так как расположение зоны А не изменяется при переводе ее координат в адресную область блока 17 памяти, то для старших разрядов основной информации можно записать 1х х. С для i-6...8; Y, Y,-e При записи контрольного бита в блока 17 памяти (фиг.2) область К С ТВ-кад которая происходит в зоне ра, разряды х , х , Х не изменяются, а адресные координаты Yg Y YJ областей А, В, D, Е, F, G (фиг. должны быть приравнены 1, т.е. .X. X. С дпя ...8; Если просуммировать (7) и (8) и учесть (5), то полное выражение дл адресов блока 17 памяти определитс .из уравнений -Х X, для ...8; для ...5; Y. I / -I i Y. С+С дпя .. .8. При записи основной информации блок 18 памяти (логическое условие ) адреса для зоны D не изменяют а зоны А, В, Е, F, G посредством м дификации старших разрядов адресов должны быть перенесены на свое мес в адресное поле блока 18 памяти (фиг.1 и 2). Поэтому на этих участ ках должно быть произведено преобр зование ctapmHx разрядов адреса в соответствии с выражением С, для ,7; X,: X, XII „ V d для / - Л; Y{ (Y, d+b+f)C, для Y| (Y. d+e+f)C дпя (Y, d+g)C для При записи контрольного бита в область KYI (к, + К. ) блока 18 памяти, котораяпроисходит в зоне С ТВ-кадра, разряды X . , Х не изме няются, а остальные адресные коорд наты определяются в соответствии с выражением у- ± У - Y Кг Y,l jg (п) Если просуммировать (10) и (11) и учесть (9), то полное выражение для адресов блока памяти 18 опреде лится из вьфажения fx, дпя ...7; d для для ...5; XRC+(YJ d+b+f)C для XgC+(Y d+e+f)C для C+()C дпя . Таким образом, функционирование блока модификации адреса полностью 56 определяются выражениями (9) и (12) при учете (4). Генератор I тактовых импульсов вырабатывает тактовые импульсы с частотой около 15 МГц, которые поступают на вход генератора 2 сигналов адреса. Последний формирует разряды адреса в горизонтальном И вертикальном Y ..,Yg наХд...Хд правлениях, которые образуют выходную адресную шину. Выход синхронизации генератора 2 сигналов адреса подключен ко входу блока 3 синхронизации, который формирует импульсы строчной и кадровой частоты, необходимые для развертки ТВ-изображения на дисплее (не показан). Адресная шина подсоединена к первому входу коммутатора А адреса, который подключает к блоку 8 модификации адреса или сигнал от генератора сигналов адреса при вводе-выводе информации на ТВ-устройства (камера, монитор, дисплей), или адреса от ЭВМ через блок 7 сопряжения при обращении ЭВМ к блоку 9 памяти. Блок 7 сопряжения обеспечивает связь устройства с ЭВМ и кроме адресной шины имеет двунаправленную шину данных, выход управления и вход для сигнализации об ошибке при чтении из памяти. Блок 8 модификации адреса функционирует в соответствии с выражениями (А), (9), (12) и обе-. Спечивает преобразование сигнала с выхода коммутатора 4 адреса в код дпя адресации блоков 17 и 18 памяти блока 9. На управляющие входы блоков 17 и 18 памяти поступает также сигнал с вь1хода блока 10 управления, который обеспечивает формирование таких сигналов, как запись/чтение, выбор строк, выбор столбцов, необходимых для функционирования микросхем памяти в блоках 17 и 18. Для обеспечения раздельного доступа к каждому разряду блоков 17 и 18 памяти на один из входов блока 10 управления подаются модифицированные адреса. Сигнал с управляющего выхода генератора 2 сигналов адреса подается на второй вход блока 10 уп-. равления, третий вход которого подключен к выходу блока. 7 сопряжения. Блок 10 управления обеспечивает также синхронизацию сдвигающего регистра 6, которьй необходим для согласования скорости поступления информацин ТВ-кадра со временем цикла обращения микросхем памяти.

В зависимости от соотношения между этими величинами разрядность регистра может быть от 4 до 16 бит. На его управляющие входы подаются младП1ие разряды адресной шины в горизонтальном направлении Х, Х или X , X J X , Х соответственно.. Например, при вводе информации в устройство с камеры видеосигнал поступает на его аналоговый вход, которым является вход аналого-цифрового преобразователя 15 с разрешающей способностью 8 разрядов.

Цифровой код с выхода аналогоцифрового преобразователя 15 поступает на последовательный вход сдвигающего регистра бис его параллельных выходов подается в двунаправленную пгану данных, которая подключена ко второй группе входов коммутатора 5 данных. Первая группа входов коммутатора 5 данных соединена с выходной двунаправленной шиной мультиплексора I1, осуществляющего прием и передачу информации от блока 7 сопряжения при обращении от ЭВМ. Коммутатор 5 данных осуществляет подключение шины данных блока 9 памяти либо к сдвигающему регистру 6 при вводе-выводе ТВ-информации, либо к мультиплексору 11 при обмене с ЭВМ. Первая группа выходов коммутатора 5 данных .соединена с шиной данных блока 9 памяти, а вторая группа вых(дов подключена ко входам блока 12 контроля четности и многовходовому элементу ИСКЛЮЧАЮЩЕЕ ИЛИ 13, который производит сложение по модулю 2 всех разрядов информационного слова, в режиме записи в блок 9 памяти. Выходной сигнал многовходового элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13 подается на третий вход коммутатора 5 данных, где производит ся егс коммутация во все восемь разрядов щины данных того блока памяти, который не принимает в данный момент основную информацию.

Блок 10 управления, формируя сигнал Выбор кристалла (CAS), обеспечивает попадание контрольной информации в нужный разряд блоков 17 или 18 памяти.

При чтении информации из блока 9 памяти блок 12 контроля четности анализирует 9-разрядное слово с выхода коммутатора 5 данных и в случае

нечетного количества единиц в нем формирует на своем выходе сигнал ошибки, который подается на вход блока 7 сопряжения, сигнализируя о наличия сбоя, и поступает на управляющий вход блока 14 коррекции ошибок. Коммутатор 20 замещения блока 14 коррекции ошибок производит замену искаженной информации с выхода сдвигающего регистра 6 .на текущее средневзвешенное значение выборки, полученное в интерполяторе 19.

« Формула изобретения

Запоминающее устройство для телевизионного изображения, содержащее генератор тактовых импульсов, выход которого подключен к входу генератора сигналов адреса, управляющий выход которого подключен к входу блока синхронизации, первый адресный выход генератора сигналов адреса подключен к первой группе входов коммутатора адреса, вторая группа входов которого соединена с первым .выходом блока сопряжения, выход коммутатора адреса подключен к входу блока модификации адреса, выход которого подключен к первым входам блока памяти и блока управления, второй и третий входы которого подключены соответственно к второму выходу блока сопряжения и второму адресному выходу генератора сигналов адреса, третий адресный выход которого подключен к первому входу коммутатора данных, второй вход и первый выход которого подключены соответственно к выходу и второму входу блока памяти, третий вход которого соединен с первым выходом блока управления, третий адресный выход генератора сигналов адреса подключен к -первому управляющему входу сдвигающего регистра, к второму управляющему входу которого подключен второй выход блока управления параллельные вход и выход сдвигающего регистра подключены соответственио к второму выходу и третьему входу коммутатора данных, к четвертому входу которого подключен первый выход мультиплексора, второй выход которого подключен к первому входу блока сопряжения, третий и четвертый выходы которого подключены соответственно к первому и второму входам мультиплексеиа, третий вход которого соединен с третьим выходом коммутатора данных, последовательный вход сдвигающего регистра соединен с выходом аналого-цифрового преобразователя, вход которого является ана логовым входом устройства и цифроана лотовый преобразователь.,выход которо го является аналоговым выходом устройства, отличающееся тем, что, с целью повьшения надежности устройства, в него введены мно говходовый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, блок контроля четности и блок коррекции ошибок, причем четвертый выход коммутатора данных соединен с

6578510

входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и Iблока контроля четности, выход которого подключен к второму входу блока, сопряжения и первому входу блока

5 коррекции ошибок, выход которого подключен к входу цифроаналогового преобразователя, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к пятому входу коммутатора данных, выход блока мо10 дификации адреса подключен к третьему входу блока управления, а последовательный выход . сдвигающего регистра подключен к второму входу блока коррекции 15 ошибок.

Изобретение относится к области средств связи и может быть использовано при построении телевизионных цифровых систем связи, систем моделирования алгоритмов цифровой обработки изображений, например, в качестве графического дисплея. Целью изобретения является Повышение надежности устройства за счет коррекции ошибок, обусловленных ячеек памяти в микросхемах. Устройство содержит генератор тактовых импульсов, генератор сигналов адреса, блок синхронизации, коммутатор адреса, коммутатор данных, сдвигающий регистр, блок .сопряжения, блок модифи- . кации адреса, блок памяти и блок управления, -мультиплексор, аналого-цифровой и цифро-аналоговый преобразователи, многовходовый элемент ИСКЛЮЧАКЯЦЕЕ ИЛИ, блок контроля чётности и блок коррекции ошибок. 5 ил. (Л с

0000

0001

0010

о о t 1

01 00

g}

о I

I о

Of

000

000000001 1

9

А 0000111100 8 0011001100 0101010101 8 7 6 000 0О t о 1 о о I I 1о о 1 о 1 1 о t 1

БЛОК памяти I Блок памяти Е

Мина адреса

11

fi

J

1

о1

10

о

1 о

Фиг.

Фиг.З 0 11 12 13 Щ 15