Устройство для сопряжения источника и приемника информации Советский патент 1986 года по МПК G06F13/00 

Изобретеняе относится к вычислительной технике и может быть использовано в систе.мах обмена данными в качестве устройства для сриряжения различных по скоростным характеристи кам источников и приемников информации. Целью изобретения является сокращение аппаратурных затрат и расширение класса решаемых задач. На фиг. 1 представлена функциональная схема устройства; на фиг.2 временные диаграммы работы устройства. Устройство содержит (фиг. 1) первый элемент НЕ 1, четвертый формирователь 2 импульса, элемент 3 задержки, элементы И 4 и 5 первого и треть его формирователей импульса, генератор 6 импульса, второй элемент НЕ 7, элемент И 8, счетчик 9, первую группу элементов И-ИЛИ 10, второй элемент ИЛИ 11, третий элемент НЕ 12, элемент 13, вторую группу элементов НЕ 12, элемент 13, вторую группу элементов И-ИЛИ 14, первый элемент ИЛИ 15, группу элементов И 16, элемент И-НЕ 17 второго формирователя импульса, блок 18 оперативной памяти, регистр 19, интегрирующие цепи 20 первого - третьего формирователей импульса, линии 21 и 22 выходов синхронизации считывания приемника и записи источника информации, линии 23 и 24 выходов адреса записи источника и адреса считывания приемника информации, шину 25 начальной установки устройства, ли- НИИ 26 и 27 информационных выхода источника, и входа приемника информации. Устройство работает следующим образом. Лосле включения питания по шине 25 вьщается обнуляющий сигнал единичного уровня, который Подается через элемент ИЛИ 15 на вход управления записью - считыванием блока 18, устанавливая его в режим записи, и разрешает прохождение импульсов с выхода генератора 6 через элемент И-ИЛИ 13 на вход разрешения выборки блока 18 и сигналов с выходов счетчика 9 через элементы И-ИЛИ 14, на адресный вход блока 18, на информационный вход которого с выходов элементов И 16 подается .сигнал нулевого уровня. Таким образом, во время действия обнуляющего сигнала происходит запись 1 42 нулевой информации в блок 18. Для обнуления всех ячеек памяти необходимо обеспечить такое соотношение между периодом импульсов, вьфабатываемых генератором 6, и длительностью сигнала обнуления, при котором счетчик 9 за время действия сигнала обнуления производил бы перебор всех кодовых комбинаций. После окончания обнулякнцего сигнала на выходе элемента НЕ 12 вырабатывается сигнал логической единицы, который разрешает прохождение сигналов с выходов элемента И-ИЛИ 10 через элементы И-ИЛИ 14 на адресный вход блока 18, сигналов с линий 26 через элементы И 16 на информационный вход блока 18, сигнала с выхода элемента ИЛИ 11 через элемент И-ИЛИ 13 на вход разрешения выборки блока 18. С помощью цепей 20, подключенных к входам элементов И 4 и 5 и И-НЕ 17, осуществляется задержка смены состояний выходов указанных элементов при смене уровней входных сигналов с нулевого на единичный. Величины сопротивлений резисторов цепей 20 должны быть такими, чтобы протекающий через них обратный входной ток логического элемента, например элемента И 5, обеспечивал падение напряжения, соответствующее напряжению логической единицы. При наличии на входе элемента ИЗ сигнала нулевого уровня потенциал другого входа, к которому подключена цепь 20j также равен нулю, так как за счет вытекающего тока логического нуля напряжение источника питания падает на резисторе в цепи базы многоэмиттерного транзистора логического элемента И 5. Конденсатор разряжен через параллельно подключенньй резистор. В момент поступления на вход сигнала единичного уровня начинается заряд конденсатора током, вытекающим с входа логического элемента И 5. При этом выход элемента И 5 не меняет своего состояния до тех Пор, пока конденсатор не зарядится до напряжения, равного пороГУ срабатывания. При смене уровня входного сигнала с единичного на нулевой задержка смены состояния выхода определяется только внутренней задержкой переключения логического элемента И 5. Во время отсутствия синхроимпульса считывания на линии 21 сигнал нулевого уровня с выхода формирователя 2 через элемент 3 задержки подает ся на вход элемента НЕ 7. Сигнал еди ничного уровня с выхода элемента НЕ подается через элемент ИЛИ 15 на вход управления записью - считьшанием блока 18, удерживая его в режиме записи, а также разрешает прохождение сигналов адресного кода записи, выдаваемого источником информации на линию 23, через элементы И-ИЛИ 10 и 14 на адресный вход блока 18. Сигнал нулевого уровня с выхода формирователя 2 подается также через элемент И 5 на вход элемента ИЛИ 11. На вход элемента И 8 с выхода элемента И4 подается сигнал логической единицы. Запись информации, принимаемой из источника на линии 26, осуществляется по синхроимпульсу записи, который принимается на линию 22 и чере элементы И 8, ИЛИ 11 и И-ИЛИ 13 подается на вход разрешения выборки блока 18. Считывание информации приемником осуществляется следующим образом (фиг. 2а) . Во время отсутствия синхроимпульсов записи на линии 22 на.вход элемента ИЛИ 11 с выхода элемента И 8 подается сигнал логического нуля. По переднему фронту синхроимпульса считывания, поступагацего из приемника информации по линии 21, формирователь 2 вырабатьшает импульс, который через элемент 3 задержки поступает на вход элемента НЕ 7, на вход элементов И-ШШ 10 и на вход элемента И НЕ 17. Во время действия этого импул са на адресный вход блока 18 через элементы И-ИЛИ 10 и 14 подаются сигналы адресного кода считывания, поступакнцего из приемника информации по линии 24, а блок 18 устанавливает ся в режим считывания сигналом нулевого уровня с выхода элемента ИЛИ 15 На вход разрешения выборки блока 18 через элементы ИЛИ 11 и И-ИЛИ 13 подается сигнал, полученный в результате задержки переднего фронта импульса с выхода формирователя 2 элементом И 5 с цепью 20 на входе. Во время действия этого сигнала на выходе блока 18 присутствует информация опрашиваемой ячейки, которая записывается в регистр 19 по отрицательному перепаду импульса нулевого уровня с выхода элемента И-НЕ 17, полученного в результате задержки переднего фронта и инверсии импульса с выхода элемента 3 задержки. Так как источник и приемник информации могут работать на произвольных частотах, то синхроимпульсы записи и считывания могут совпадать во времени. Рассмотрим ситуацию (фиг. 2), когда синхроимпульс считывания поступает по линии 21 во время записи информации. В этот момент выходы элементов И4 и 8 переходят -в нулевое состояние. Сигнал логической единицы на выходе элемента И 5 появляется относительно переднего фронта импульса с выхода формирователя 2 с задержкой, определяемой емкостью конденсатора цепи 20. На время этой задержки на выходе элемента ИЛИ 11 вырабатывается сигнал нулевого уровня, после чего выход элемента ИЛИ 11 возвращается в единичное состояние. В момент окончания импульса на выходе формирователя 2 на выходе элемента И 5 появляется сигнал логического нуля. На выходе элемента И 4 продолжает оставаться сигнал логического нуля за счет задержки, определяемой емкостью конденсатора цепи 20, подключенной к входу элемента 4. На время этой задержки выход элемента И 8 продолжает оставаться в нулевом состоянии, а на выходе элемента ИЛИ 11 вырабатьшается сигнал логического нуля, после чего выход данного элемента возвращается в единичное состояние. Во время действия сигнала единичного уровня с выхода элемента 3 задержки блок 18 переводится в режим считывания, а на адресный вход блока 18 подаются сигналы адресного кода считьшания с линией 24 через элементы И-ШШ 10 и 14. Во время смены адресных кодов записи - считывания и во время смены режима Запись-считывание сигнал на входе разрешения выборки блока 18 отсутствует. Тем самым исключается возможность искажения информации как при записи, так и при считывании. Запись и считывание информации, обеспечиваются при любом временном положении синхроимпульсов записи и считывания относительно друг друга. В случае, рассмотренном выше (фиг.25), происходит приостановка режима записи на время считывания, а затем возобновление записи. Если синхроимпуль записи поступает во время действия синхроимпульса считывания, то начало записи задерживается до окончания , считывания. В случае, когда начало синхроимпульса .считывания совпадает с концом синхроимпульса записи, запись заканчивается в момент поступления синхроимпульса считывания без возобновления. Для обеспечения надежной записи информации необходимо, чтобы импульс вьфабатьшаемый формирователем 2, бы по крайней мере, вдвое короче синхр и шyльca записи. Кроме того, необходимо вьщержать следующие временные соотношения.: 5 где Тэ - время задержки элемента 3 задержки - время задержки заднего фронта импульса элементом И 4j - время задержки переднего фронта импульса элементом И 5j С, - время задержки переднего фронта импульса элементом И-НЕ 17. Формула изобретения Устройство для сопр.яжения источн ка и приемника информации, содержащее регистр, выход которого соедине с информационным входом приемника и формации, а информационный вход - с вьгходом блока оперативной памяти, первую группу элементов И-ИЛИ, счет чик, соединенньй выходом с первыми информационными входами элементов И-ИЛИ первой группы, выходы которых подключены к адресному входу блока .оперативной памяти, элемент задержки, четыре формирователя импульса, два элемента ИЛИ, два элемента НЕ, элемент И и элемент И-ИЛИ, причем выход первого элемента НЕ соединен через первый формирователь импульса с первым входом элемента И, вход управления записью считыванием блок оперативной памяти соединен с выхо чом первого элемента ИЛИ, первьй вход второго элемента ИЛИ подключен к выходу элемента И, отличающееся тем, что, с целью сокращения аппаратурных затрат устройства, в него введены генератор импульсов, третий элемент НЕ, группа элементов И и вторая группа элементов ИШШ, причем синхровход регистра соединен через второй формирователь импульса с выходом элемента задержки и через второй элемент НЕ - с первым входом первого элемента ИЛИ и первыми разрешающими входами элементов И-ИЛИ второй группы, вторые разрешающие входы и выходы которых подключены соответственно к выходу элемента задержки и вторым информационным входам элементов И-ИЛИ первой группы, первые разрешающие входы которых со-единены с шиной начальной установки устройства, вторым входом первого элемента ИЛИ, первым разрешающим входом элемента И-ИЛИ и входом третьего элемента НЕ, выходом подключенного к вторым разрешающим входам элемента И-ИЛИ, элементов И-ИЛИ первой группы и разрешающими входами элементов И группы, информационные входы которых подключены к информационному выходу источника информации, а выходы - к информационному входу блока оперативной памяти, входом разрешения выборки, соединенногос выходом элемента И-ИЛИ, первый информационный вход которого объединен- с входом счетчика и подключен к выходу генератора тактовых импульсов, второй информационный вход элемента И-ИЛИ соединен с выходом второго элемента ИЖ, второй вход которого соединен через третий формирователь импульса с входами первого элемента НЕ и элемента задержки и вьгходом четвертого формирователя импульса, входом соединенного с выходом синхронизации считывания приемника информации, второй вход элемента И и первые информационные входы элементов И-ШШ второй группы подключены соответственно к выходам синхронизации записи и адреса записи источника информации, вторые информационные входы элементов И-ИЛИ второй группы подключены к выходу адреса считывания приемника . информации.

5 § t::

Изобретение относится к цифровой вычислительной технике. Может , быть использовано в системах обмена данными в качестве устройства сопряжения различных по скоростным характеристикам источников и приемников информации и обеспечивает доступ к произвольным ячейкам памяти при обмене между источником и приемником информации, работающими на произвольных частотах. Целью изобретения является сокращение аппаратурных затрат устройства. Оно содержит блок оперативной памяти, регистр., четыре формирователя импульса, элемент задержки, два элемента НЕ, два элемента ИЛИ, элемент И, элемент И-ШШ, первую группу элементов И-ИПИ, счетчик. Для достижения цели введены вторая группа элементов И-ИЛИ, третий элемент НЕ и с генератор импульсов. 2 ил.