Устройство для сопряжения каналов связи с электроной вычислительной машиной Советский патент 1977 года по МПК G06F3/04 

соединены соответственно с управляющим входом первого я с опросным входом блока нулевой выход т|Я1ггера соединен с управляющим входом второго коммутатсфа и со вторым входом вт(го элемента И, единичный выход триггера соедмяен с управляющим входом коммутатеря, с плрлым входом третьего н со вторым ходом оервого элементов И,кодовый вход блока соедаяшс с информаюкшными входами второго и третьего коммупюроя, выходы которых соедйнвны соответстве1ШО с первым кодовым выходом блока и с информационным входом регистра, выход регистра соеданен с информацошшм входом юрвого коммутатора, «жгиальный вход блока соединен со вторым входом третьего отемента И и через первый элемент задержки -- с нулевым входом TfHirrepa, еда0шчный вход которого еоеданен с упрзапяюишм входом регистра и второй элемент задержки - с выходом первого элемента И, иход третьего элемента И и выход первого комVifistop9 саддашены соответственно с сигнальным и со вторым кодовым выходами блока. На фиг. i представлена блок-схема предложенвого устройства, на . 2 схема блока хранения П{формащш Устройство для сопряжения каналов связи с ЭВМ содержит (фиг.1): «- Imi хранения информаци оервЫ группы, блоки « 1я$хрш1е шя информащш второй группы, блоки ia- группы, элеме1гп ИЛИ 2, генератор 3 импульсов, входы 4-7, выход 8, кодовые входа 19, С1 гнальные входы 10, опросные вхо ды 11, первые 12 и вторые 13 кодовые выходы, сяпшль вые 4 и опросные 15 выходы. Блок храяешя информащга содержит (фнг. 2): коммутаторш 16-18, триггер 19, регистр 20, элементы И 21-23, элеметгы задержки 24, 25, выходы 26,27 Устройство работает с юдуюшим образом. СоЫ шение, оришедш.е на любой из входов 4-7, SKKtyaaer Иа ,вход соответствующего элемента ШШ 2 и на вход 9 соответствующего блока хранения икформащя. Напришр, сипшл со входа 7 подается на элемент ИЛИ 2 и на вход 9 блока 1 mi Если блок l(nt эш1О1шеи, то через выход 12 этого блока сообщение поступит на вход 9 блока т2 м будет следовать таким образом, пока fie достигнет свободного блока, например блока 1тп. В этом блоке оно будет храниться до момента прихода опросжно сигнала. Импульс выхода элемента ИЛИ 2 поступит на вход Шрвссматривкмогоблока )т заполненных блоках этот шьшульс появляется на выходе 14 в распространяется до обнаружения свободного блока, который и эвшсьшается поступившее сообисенне. Выдача сообщений ц выход 8 производится по сигналам генератора 3, вначале поступают на вход I блока I mrv Если этот блок ггуст, импулъс проходит на выход 15 я распрос1раняется по цепочкам вход 11 - льпоя 15 до обнаружешся аполненного блока. Если, например, таким блоком ясажется блок Ij,, то сообщение из этого блока удет выдано на йыход 8, а импульс на выход 15 не опадает. Блок хранения сообщений работает следующим бразом. Если сообщения в блоке нет триггер 19 нахоится в нулевом состоянии. При этом разрещающий отешдаал,с выхода 26 подается на выходы комутатора 17 и элемента И 22. При поступлении импульа на вход 11 он проходит через открытый элемент И 22 а выход 15. Код сообщения поступает на йход9, а на ход 10 - импульс с выхода элемента ИЛИ 2 или с ыхода 14 предыдущего блока. Поскольку блок уст, сообщение со входа 9 через коммутатор 17 апишется в регистр 20, а сигнал со входа 10, ройдя через элемент задержки 25, перебросит григгер 19. Теперь разрешающий потенциал будет рисутствовать на его выходе 27. Прн поступлении на вход 9 этого блока кода следующего сообщения сообщение пройдет на выход 12 блока через открытый коммутатор 18, а HMnjTibc со входа 10 через открытый элемент И 23 попадет на выход 14 и через элемент задержки 25 подтвердит состошше триггера 19. Сигнал от генератора 3 с входа 11 пройдет через открытый элемент И 21 и разрещит выдачу кода из регистра 20 на выход 13. С выхода элемента задержки 24 зтот импульс сбросит в нулевое состояние penicTp 20 и перебросит в исходное сосгояние триггер 19. Блок вновь готов к приему следующего сообщения. Таким образом, изобретение позволяет сократить оборудование известного устройства за счет исключе1шя дешифратора и блока управления, а также за счет введения новых связей. Формула изобретения 1. Устройство для сопряжения каналов связи с электронной вычислительной мапшной (ЭВМ), содержа1Ш е п групп блоков хранения информации, элементы ИЛИ и .генератор импульсов, отличающееся тем, что, с целью сокращения оборудования кодовые входы блоков хранения информации i-й () группы соединены с первыми кодовыми выходами соответствующих блоков хранения информащш (i-l)-A группы, входы устройства соединены со входами соответствующих элементов ИЛИ и с кодовыми входами соответствующих блоков хранения информации первой группы,: ыходы элементов ИЛИ соединены с сигнальными входами соответствующих блоков хранения информации первой группы, сигнальные входы блоков хранения информации i-й (i«2,.. ..п) группы с сигнальными выходами cooiBei ствующих блоков (-1)-й группы, вторые кодовые выходы блоков хранения информации соединены с выходом vciройства, выход генератора импульсов соединен с опросным входом т-го блока хранения информации п-ой группы, опросный вход |-ого , ...,т-1) блока хранения информации i-й (i ...,,п) группы соеданенс опросным выходом (j+l)-o блока хранения информации t-й группы, а (шросный вход nvoro блока хранения информации i-й группы (, ...,т-1) соединен с опросным выходом первого блока хранения ииформаиии (I + П - и группы. 2. Устройство по П.1,отличающееся тем, что блок хранения информации содержит регистр, триггер, первый, второй, третий элементы И, первый, втор, ipetidi коммутаторы, первый и второй aneNffiHTb задержки, причем опрошь й вход блока соединен с пео&ыми входами п&рвого и второго элементов И, выходы которьтх соединены соответственно с управляющим входом первого коммутатора в с опросным входом блока, нулевой Выход триггера соединен с управляющим входом второго коммутатора н со вторым входом второго Ьдамента И, едйниадый выход триггера соединен с управляюпщм входом третьего коммутатора, с первым входом третьего и со вторым входом первого элементов И, кодовый вход блока соепинен с информационными входами второго и третьего коммутаторов, выходы которых сое1у нены соответственно с первым кодовым выходом блока и с информациопйым входом регистра, выход регистра соединен с информационным входом первого коммутатора, сигналы ый вход блока соединен со вторым входом третьего элемента И и через первый элемент задержки с нулевым входом триггера, единичный вход которого соединен с управляющим входом регистра и через второй элемент задержки с выходом первого элемента И, выход третьего элемента И и выход первото коммутатора соединены соответственно с сигнальным и со вторым кодовым выходами блока. Источники информации, принятые во внимание при экспертизе: 1.Авторское свидетельство СССР №518766, кл. G 06 F 3/04,1974. 2.Авторское свидетельство СССР N 437064, кл. G 06 F 3/00,1972.