Устройство для вычисления логарифмической функции Советский патент 1986 года по МПК G06F7/556 

Изобретение относится к автоматике, вычислительной технике и может быть использовано в системах автоматического управления и контроля, в микропроцессорных системах, а также в устро1 ствах аппаратной реализации средств математического обеспечения ЭВМ.

Цель изобретения - повьшение точности вычисления логарифмической функции.

На фиг.1 приведена структурная схема устройства для вычисления логарифмической функции; на фиг.2 - схема импульсного сумматора; на фиг.З - схема импульсного вычитателя; .на фиг.4 - диаграммы, поясняющие работу устройства.

Устройство для вычисления логарифг мической функции содержит первый, второй и третий счетчики 1,2 и 3, первый и второй накапливающие сумматоры 4 и 5, схему 6 сравнения кодов, первый импульсный сумматор 7 с.входами 8 и 9 и выходом 10, второй импульсньй сумматор 11 с входами 12 и 13 и выходом 14, импульсньй вычитатель, 15 с . входами 16 и 17 и выходом 18.Импульсный сумматор содержит (фиг. 2) элемент 19 задержки и элемент ИЛИ 20.

Импульсный вычитатель содержит (фиг.З) элемент ИЛИ 21 и D-триггер 22

Устройство работает следующим об- фазом.,

В исходном состоянии счетчики 1,2 и.3 и накапливающие сумматоры 4 и 5 находятся в нулевом состоянии. Приращение с1х входной импульсной после- довательности х, поступающей на вход устройства, вызывает на выходе накапливающего сумматора 4 приращение dy импульсной последовательности у и формирует в счетчике 1 текущее значение числа X. Работа импульсного сум- матора 7 описывается выражением

dz dx + dy.(1)

Накапливающий сумматор 4 использован в качестве первого управляемого делителя частоты. Входом управляемого делителя частоты является тактовый вход накапливающего сумматора, группой управляющих входов управляемого делителя частоты, на которые подается код, задающий коэффидиент деления, является группа информационных входов накапливающего сумматора вместе с установленным в единицу

входом переноса из младшего разряда, выходом управляемого делителя частоты служит выход переноса накапливающего сумматора. Работа первого управляемого делителя частоты описывается выражением

dy

2 - X - 1 + 1

dz, (2)

где п --разрядность группы информационных входов накапливающего сумматора;

dz - приращение входной импульсной последовательности управляемого делителя частоты; dy - приращение выходной импульс- . ной последовательности управляемого делителя частоты. Решая совместно (1) и (2) и интегрируя с учетом пределов интегрирования, получим

2 г V/X .

LhX/r }

Еих.

(3) (4)

С целью уменьшения погрешности используют схему сравнения кодов, счетчики 2 и 3, накапливающий сумматор 5, импульсный вычитатель 15 и импульсный сумматор 11.. Приращение dv импульсной последовательности v, поступающей на вход счетчика 3, вызывает на выходе схемы 6 сравнения кодов приращение ds импульсной последовательности s. Накапливающий сумматор 5 использован в качестве второго управляемого дели-: теля частоты, работа которого описывается выражением

L/

ds ds.

(5)

де п - разрядность группы информационных входов накапливающего сумматора 5;

ds - приращение входной импульсной последовательности второго управляемого делителя частоты;

ds - приращение выходной импульсной последовательности второго управляемого делителя частоты;

Р - код, который подается на группу информационных входов накапливающего сумматора 5 (значение Р зависит от разрядности устройства)..

Работа импульсного вычитателя опиывается выражением

dv dz - ds

(6)

Разрядность счетчика 3 и схемы 6 сравнения КОДОБ равна п + 1, младший разряд (нулевой разряд) схемы сравнения кодов подключен к нулевому потенциалу, i-й разряд счетчика 1 соединен с i + 1-м разрядом схемы сравнения кодов (i 0,1,...., ), i-й разряд счетчика 3 соединен с i-м разрядо.м схемы сравнения кодов (i 0,1,..., п + 1). Управляющие входы счетчика 3 при возникновении на выходе схемы сравнения кодов импульса, устанавли- вают счетчик 3 в состояние равное 2. Поэтому работа счетчиков 1 и 3 и схемы 6 сравнения кодов описывается вы- ражением

(7)

Решая совместно (5), (6) и (7), получим р

dz - -- ds ds

ds

Работа- импульсного сумматора 11 описывается выражением

dr dz + ds. (10) Решая совместно (9) и (10) получим

dr dz +1---- dz; (11)

.(2х - 2) + -|Б

Интегрируя (11) с учетом пределов интегрирования, получим текущее значение уточненной логарифмической функции 2 -fhx в счетчике 2:

„tif

г 2 fh X +

X

(12)

2х - 2 +

Формула изобретения

Устройство для вычисления логарифмической функции, содержащее первый.

.Ю . 15

20

25

30

35

40

5

второй и третий счетчики, первый и второй импульсный сумматоры, причем первый вход первого импульсного сумматора объединен со счетным входом первого счетчика, отличающееся тем, что, с целью повышения точности, в него введены первый и второй накапливающие сумматоры, схема сравнения и импульсный вычрп-атель, причем информационньй вход устройства соединен с первым входом первого им- , пульсного сумматора, выход которого соединен с первым входом второго импульсного сумматора, с первым входом импульсного вычитателя и с тактовым входом первого накапливающего тора, выход переполнения которого соединен с вторым входом первого импульсного сумматора, вход переноса первого накапливающего сумматора соединен с шиной информационной единицы устройства, выход второго импульсного сумматора соединен со счетным входом второго счетчика, информационньй вход первого накапливающего сумматора соединен с инверсным выходом первого счетчика, прямой выход которого соединен с входом старших разрядов первого информационного входа схемы сравнения, второй информационньй вход которой соединен с выходом третьего счетчика, второй вход импульсного вычитателя соединен с выходом переполнения второго накапливающего сумматора, информационный вход которого соединен с установочным входом устройства, выход схемы сравнения соединен с вторым входом второго импульсного сумматора, с установочным входом третьего счетчика, с тактовым входом второго накапливающего сумматора, выход импульсного вычитателя соединен со счетным входом третьего счетчика, младший разряд первого информационного входа схемы сравнения соединен с шиной информационного нуля устройства.

Фиг.2.

f7

JTT

fcj

Q 18

-m

I Г

Составитель А.Шуляпов Редактор А.Лежнина Техред Л.Олейник Корректор В.Бутяга

Заказ 7067/54 Тираж 671Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4

Фиг.

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в системах автоматического управления и контроля, а также в устройствах аппаратной реализации средств математического обеспечения ЭВМ. Целью изобретения является повышение точности вычисления логарифмической функции. В состав устройства входят три счетчика 1-3, два импульсных сумматора 7,11, два накапливающих сумматора 4,5, схема 6 сравнения кодов и импульсный вычита- тель 15. 4 ил.. I N3 00 о О5