Преобразователь балансно-модулированных сигналов переменного тока в код Советский патент 1987 года по МПК H03M1/48 

Изобретение относится к автомати- Iке и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством.

. Цель изобретения - упрощение преобразователя путем уменьшения числа аналого-цифровых умножителей, J На фиг,1 приведена структурная схема преобразователя; на фиг.2 - ю структурная схема блока преобразования кода в коды косинуса и синуса.

.Преобразователь балансно-модули- рованных сигналов переменного тока в код (фнг.1) содержит первый I и 15 второй 2 аналого-цифровые умножители, первьй сумматор 3, усилитель 4, фазо- чувствительный выпрямитель 5, регулятор 6 частоты, реверсивный счетчик 7j блок 8 преобразования кода в коды 20 косинуса и синуса, второй 9 и третий 10 сумматоры.

Блок 8 преобразования кода в коды косинуса и синуса (фиг.2) содержит блок 11 памяти, первый 12- и второй 13 25 регистры, первый 14 и второй 15 сумматоры по модулю два, первый 16 и второй 17 элементы И, элемент ИЛИ 18, инвертор 19, генератор 20 импульсов.

цифровых умножителей 1 и 2 соответственно. В сумматоре 3 формируется напряжение U разности выходных сиг налов аналого-цифровых умножителей 1 и 2

К

и,и sin(oL-N).

.3 п 2

В фазочувствительном выпрямителе вьщеляется постоянная

из сигнала U

составляющая, в зависимости от ампл туды и знака которой регулятор 6 вы рабатывает импульсы определенной частоты по одному из выходов. Код N в реверсивном счетчике 7 изменяется до устранения рассогласования между ( и N.

Формула изобретения

1. Преобразователь балансно-моду лированных сигналов переменного ток в код, содержащий первый и второй ана лого- цифровые умножители, цифровые входы которых соединены соответ ственно с первой и второй группами выходов блока преобразования кода в коды косинуса и синуса, а выходы подключены к входам первого суммато ра, выход первого сумматора через

Преобразователь работает следующим 30 усилитель подключен к одному входу

образом.

На вход преобразователя поступает К балансно-модулированных сигналов переменного тока вида

U; U sin dl+|-(i-l),

где ,2....К - номер сигнала;

4fU,,.siniOt - опорное напряжение.

П ГТ|

в сумматоре 9 производится суммирование входных сигналов преобразователя с весовыми коэффициентами

23Г,. ,.

cos -ti-t) для каждого 1-го канала к. .

соответственно. Б сумматоре 10 входные сигналы преобразователя суммируются с весовыми коэффициентами

. 2J,. . 81ГЦг-(.1-1) ДЛЯ каждого 1-го канала.

На выходе сумматоров 9 и 10 формируются cигнaJJЫ

U9 U 2sinol , и, и„ созо1 ,

которые поступают на аналоговые вход аналого-цифровых умножителей 1 и 2 соответственно.

В блоке 8 из кода N реверсивного счетчика 7 формируются коды, пропорциональные cosN и sinN, которые поступают на цифровые входы аналогоцифровых умножителей 1 и 2 соответственно. В сумматоре 3 формируется напряжение U разности выходных сигналов аналого-цифровых умножителей 1 и 2

К

и,и sin(oL-N).

.3 п 2

В фазочувствительном выпрямителе вьщеляется постоянная

из сигнала U

составляющая, в зависимости от амплитуды и знака которой регулятор 6 вырабатывает импульсы определенной частоты по одному из выходов. Код N в реверсивном счетчике 7 изменяется до устранения рассогласования между ( и N.

Формула изобретения

1. Преобразователь балансно-моду- лированных сигналов переменного тока в код, содержащий первый и второй ана лого- цифровые умножители, цифровые входы которых соединены соответственно с первой и второй группами выходов блока преобразования кода в коды косинуса и синуса, а выходы подключены к входам первого сумматора, выход первого сумматора через

фазочувствительного выпрямителя, другой вход которого соединен с источником опорного напряжения, а выход подключен к входу регулятора частоты,

5 выходы регулятора частоты подключены к входам сложения и вычитания реверсивного счетчика соответственно, выходы разрядов реверсивного счетчика являются выходами преобразователя и

0 подключены к входам блока преобразования кода в коды косинуса и синуса, отличающийся тем, что, с целью упрощения преобразователя, в него введены второй и третий сум5 маторы, входы которых являются входами преобразователя, а выходы под- .ключены к аналоговым входам первого и второго аналого-цифровых умножителей соответственно,, причем коэффи0 циенты передачи второго и третьего сумматоров выбраны в соответствии

2li,. ,. i с косинусной cosr(i-l) и синусной к.

. 23т.,. ,.

sin.-(.1-1) зависимостями, где. 1 5 - k

(1,2...k) - номер входа сумматора, k - число входов преобразователя.

2. Преобразователь по п.1, отличающийся тем, что блок

преобразования кода в коды косинуса и синуса содержит блок памяти, первы и второй регистры, первый и второй сумматоры по модулю два, первый и второй элементы И, элемент ИЛИ, инвертор, генератор импульсов, первьш и второй входы первого сумматора по модулю два и группа входов блока памяти являются входами блока преобразования кода в коды косинуса и синуса, выходы блока памяти подключены к информационным входам первого и второго регистров,, выходы которых являются соответственно первой и второй группами выходов блока преобра- зования кода в коды косинуса и синуса, выход генератора импульсов подключен к управляющему входу второго

регистра и к одним входам первого элемента И и второго сумматора по модулю два, а через инвертор - к управляющему входу первого регистра и к одному входу второго элемента И, первый и второй входы первого су::- матора по модулю два подключены к другим входам соответственно зторого элемента И и второга, сумматора по модулю два, выход первого сумматора по модулю два подключен к другому входу первого элемента И, выходы первого и второго элементов И через элемент ИЛИ подключены к первому входу блока- памяти, а выход второго . сумматора по модулю два подключен к второму входу блока памяти.

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством. С целью упрощения преобразователя путе.м уменьшения числа аналого-цифровых умножителей а преобразователь, содержащий первый и второй аналого- цифровые умножители, первый сумматор, усилитель, фазочувствительньш выпрямитель, регулятор частоты, реверсивньй счетчик и блок преобразования кода Б коды косинуса и синуса, введены второй и третий сумматоры. Входные балансно-модулированные сигналы преобразователя суммируются друг с другом во втором и третьем аналоговых сумматорах с весовыми козффи- циентами, пропорциональными косинусной зависимости для второго сумматора и синусной зависимости для третьего сумматора. На выходах второго и третьего сумматоров формируются сигналы переменного тока, модулированные з функции Синуса и косинуса соответственно, которые в аналого-цифровых умножителях умножаются на коды коси- нуса и синуса выходного кода N преобразователя. На выходе первого сумматора формируется сигнал переменного тока, амплитуда которого пропорциональна рассогласованию между параметром oL и его кодовым- эквивалентом N. Код N реверсивного счётч-ика изменяется до устранения рассогласования между ot и N. 1 з.п. ф-лы, 2 ил. СО

Составитель А.Смирнов Редактор И.Сегляник Техред В.Кадар Корректор А.Обручар

Заказ 7459/58 Тираж 899Подписное

ВНИИПИ Государственного -комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4