Микропрограммное устройство управления Советский патент 1987 года по МПК G06F9/22 

Изобретение относится к цифровой вычислительной технике и может быть использовано в качестве устройства синхронизации и управления в многоканальных вычислительных устройствах и многопрограммных вычислительных системах .

Цель изобретения - расширение области применения микропрограммного

импульса Qa от генератора I импульсов (фиг.3).

Сигналом с выхода Q триггера 17 открываются левые плечи коммутаторов 3 и 4. Через левое плечо коммутатора 4 кодовая информация с входа 19 поступает на информационный вход регистра 7.адреса, где фиксируется задним фронтом того же сигнала Q2.

устройства за счет реализации приори- Этот код, зафиксированный на регисттетного обслуживания запросов объектов управления.

На фиг.1 представлена функциональная схема предлагаемого устройства; на фиг. 2 - блок приоритетной обработки; на фиг.З - временная диаграмма работы устройства в режиме начальной установки; на фиг.4 - формат микропрограммного слова

15

ре 7 адреса, через левое плечо коммутатора 3 поступает на адресный вход блок-а 5 памяти адресов микропрограмм.

Под действием этого адресного кода с соответствующей ячейки блока 8 памяти микрокоманд считывается информация, содержащая код начального адреса соответствующей микропрограммы. Этот код с задержкой Т иГСвремя

Микропрограммное устройство управ- выборки информации из блока 8 памяти) .

ления (фиг.1) содержит генератор 1 тактовых импульсов, элемент 2 задерж ки, два коммутатора 3 и 4, блок 5 памяти адресов микропрограмм, коммутатор 6 логических условий, регистр 7 адреса, блок 8 памяти микропрограмм, регистр 9 микрокоманд, регистр 10 запросов, блок 11 приоритетной обработки, регистр 12 маски запросов, вход 13 СБН (начального сброса), входы 14 запросов, выходы 15 микрокоманд, входы 16 логических условий, триггер 17, вход 18 синхроимпульса, вход 19.

25

30

поступает на информационный вход блока 5 памяти адресов микропрограмм, где фиксируется сигнал Q от генератора 1 импульсов в соответствующую ячейку блока 5 памяти по адресу, который поступает на адресный вход блока 5 памяти, т.е. по адресу, который поступает на вход 19 и зафиксирован на регистре 7 адреса.

По окончании сигнала СБП на Q-вы- ходе триггера 17 устанавливается нулевой потенциал (фиг.З, строка 6), которьш закрывает левые плечи коммутаторов 3 и 4. На Q-выходе триггеБлок приоритетной обработки (фиг.2)-35 ра 17 устанавливается высокий потен- содержит триггер 20 и п (п - число за- циал, который открывает правые плепросов) элементов И 21 и предназначен дпя обеспечения обработки запросов в порядке их приоритетности.

В работе микропрограммного устройства управления можно выделить следующие режимы: режим начальной установки; режим формирования микрокоманд с обработкой приоритетности запросов.

В режиме начальной установки на устройство параллельно-последовательно поступают сигналы СБН на вход 13 и коды начальной установки на вход 19 (фиг.З). В режиме начальной установки происходит занесение в блок 5 памяти адресов микропрограмм адресов АН, являющихся начальньти для каждой из подпрограмм, зафиксированных блоком 8 памяти микропрограмм.

Записью сигнала СБН на триггер 17 производится синхронизация сигнала СБН передним фронтом тактирующего

71552

импульса Qa от генератора I импульсов (фиг.3).

Сигналом с выхода Q триггера 17 открываются левые плечи коммутаторов 3 и 4. Через левое плечо коммутатора 4 кодовая информация с входа 19 поступает на информационный вход регистра 7.адреса, где фиксируется задним фронтом того же сигнала Q2.

ре 7 адреса, через левое плечо коммутатора 3 поступает на адресный вход блок-а 5 памяти адресов микропрограмм.

Под действием этого адресного кода с соответствующей ячейки блока 8 памяти микрокоманд считывается информация, содержащая код начального адреса соответствующей микропрограммы. Этот код с задержкой Т иГСвремя

5

0

поступает на информационный вход блока 5 памяти адресов микропрограмм, где фиксируется сигнал Q от генератора 1 импульсов в соответствующую ячейку блока 5 памяти по адресу, который поступает на адресный вход блока 5 памяти, т.е. по адресу, который поступает на вход 19 и зафиксирован на регистре 7 адреса.

По окончании сигнала СБП на Q-вы- ходе триггера 17 устанавливается нулевой потенциал (фиг.З, строка 6), которьш закрывает левые плечи коммутаторов 3 и 4. На Q-выходе тригге40

45

чи обеих коммутаторов 3 и 4.

По заднему фронту сигнала, формируемого на Q-выходе триггера 17, на линии 2 задержки выделяется импульс, который поступает на R-вход регистра 7 и устанавливает регистр в нулевое состояние. С этого момента начинается работа устройства в режиме формирования микрокоманд. Для записи начальных адресов других микропрограмм описанный процесс записи адресного кода должен повториться.

Таким образом, в соответствующие

ячейки блока 5 памяти будут занесены все адресные коды, обозначающие начало микропрограмм, зафиксированных в блоке 8 памяти микрокоманд. Кроме того, сигнал с Q выхода

5 триггера 17 поступает на R-входы регистра 9 микрокоманд и регистра 10 запросов, чем обеспечивается их сброс в нулевое состояние.

Формирование микрокоманд с обработкой приоритета загГросов заключается в реализации соответствующей микропрограммы, зафиксированной в блоке 8 памяти микропрограмм, в зависимости от соответствующего сигнала запроса или их комбинации, зафиксированных на регистре 10 запросов.

Реализация микропрограмм производится путем последовательного считывания микропрограммных слов по адресам, подаваемым на адресный вход блока 8 памяти микропрограмм,

В результате начального сброса реПри выборке нулевого слова микропрограммы у по переднему фронту сиг- )5 нала Q , на регистре 9 микрокоманд

гистр 7 адреса, регистр 9 микрокоманд, регистр 10 запросов и триггер 17 установлены в нулевое состояние, а регистр 12 маски запросов и содержимое блока 5 памяти - в заданное состояние.20

Блок 8 памяти микропрограмм представляет собой бперативную полупостоянную или постоянную запоминающую матрицу, информация в которой разделяется по адресам, составляя информационное слово, жестко связанное со своим адресом, в котором оно зафиксировано .

При подаче кода адреса на адресный вход блока 8 памяти микропрограмм 30 сработки через правое плечо коммута- в режиме чтения (в блоке 8 памяти тора 3 нулевая информация поступает микропрограмм установлен только ре-. на адресный вход блока 5 памяти и, жим чтения) информационное слово, со- следовательно, инициирует запись в ответствующее этому адресу, поразряд- ячейку блока 5 памяти с нулевым адре- но формируется на информационном вы- 35 сом кода 01.

25

фиксируется микрокоманда у , которая своим передним фронтог заносит на регистр 10 запросов состояние шин X - Х, а в нулевую ячейку блока 5 памяти по сигналу QJ, обозначающему для него режим записи, - код О.,о

Запись информации в нулевую ячейку блока 5 памяти в данном случае будет произведена потому, что блок 11 приоритетной обработки при отсутствии микрокоманды у , стробирующей его работу, будет выдавать на своих выходах нулевую информацию.

С выхода блока 11 приоритетной обходе блока 8 памяти микропрограмм.

Информационное слово, считываемое из блока 8 памяти микропрограмм,можно условно разбить на три группы

В следующем, такте сигналом О блок

5 памяти переводится в режим чтения информации, тогда из ячейки с нулевым адресом, как и прежде, задавае- (фиг.4). Группу разрядов Y, поступа- 40 мым с блока 11 приоритетной обработ- ющую на информационный вход регистра 9 микрокоманд. Эта группа разрядов определяет значения микрокоманд. Группу разрядов А , составляющ5гю адресный код (А ), поступающий на информа-45 нему фронту импульсом Q . ционный вход блока 5 памяти. В адрес- По адресу кода 01д с первой ячей- ной группе разрядов, выбираемой из текущего адреса, указывается адрес следующего микропрограммного слова.

ки, считывается код 01„, который через правое плечо коммутатора 4 поступает на информационный вход регистра 7 адреса, где фиксируется по задки блока 8 памяти микропрограмм считывается микропрограммное слово, содержащее микрокоманду у. и нулевое

ки блока 8 памяти микропрограмм считывается микропрограммное слово, содержащее микрокоманду у. и нулевое

Группу разрядов А„, поступающую науп-50 значение группы разрядов А А, 00.,.

-г 1 о

равляющий вход коммутатора о логических условий и указывающую номер коммутирующего канала с целью образования базового адреса блока 8 памяти микропрограмм (А).

После выполнения процедуры начальной установки нулевое содержимое регистра 7 адреса инициирует выборку

Микрокоманда у фиксируется на регистре 9 микрокоманд передним фронтом сигнала О и с выхода регистра 9 микрокоманд поступает на стробиру- 55 ющий (разрешающий) вход блока Г 1 приоритетной обработки.

Под действием этого кода (описание работы блока 11 приоритетной об2871554

содержимого нулевой ячейки блока 8 памяти Микропрограмм.

Нулевой адрес является начальным адресом микропрограммы записи сигна- 5 лов запросов X , - Х, поступающих по входам 14 устройства от внешних управляемых абонентов.

Содержимое нулевой ячейки блока 8 памяти микропрограмм (в простейшем fO случае) составляет микрокоманда у и единичное (01 ) содержимое группы разрядов А .

При выборке нулевого слова микропрограммы у по переднему фронту сиг- )5 нала Q , на регистре 9 микрокоманд

20

работки через правое плечо коммута- тора 3 нулевая информация поступает на адресный вход блока 5 памяти и, следовательно, инициирует запись в ячейку блока 5 памяти с нулевым адре- сом кода 01.

фиксируется микрокоманда у , которая своим передним фронтог заносит на регистр 10 запросов состояние шин X - Х, а в нулевую ячейку блока 5 памяти по сигналу QJ, обозначающему для него режим записи, - код О.,о

Запись информации в нулевую ячейку блока 5 памяти в данном случае будет произведена потому, что блок 11 приоритетной обработки при отсутствии микрокоманды у , стробирующей его работу, будет выдавать на своих выходах нулевую информацию.

С выхода блока 11 приоритетной обВ следующем, такте сигналом О блок

амяти переводится в режим чтения ормации, тогда из ячейки с нуле адресом, как и прежде, задавае- с блока 11 приоритетной обработ- у фронту импульсом Q . По адресу кода 01д с первой ячей-

5 памяти переводится в режим чтения информации, тогда из ячейки с нулевым адресом, как и прежде, задавае- мым с блока 11 приоритетной обработ- нему фронту импульсом Q . По адресу кода 01д с первой ячей-

ки, считывается код 01„, который через правое плечо коммутатора 4 поступает на информационный вход регистра 7 адреса, где фиксируется по зад5 памяти переводится в режим чтения информации, тогда из ячейки с нулевым адресом, как и прежде, задавае- мым с блока 11 приоритетной обработ- нему фронту импульсом Q . По адресу кода 01д с первой ячей-

ки блока 8 памяти микропрограмм считывается микропрограммное слово, содержащее микрокоманду у. и нулевое

значение группы разрядов А А, 00.,

Микрокоманда у фиксируется на регистре 9 микрокоманд передним фронтом сигнала О и с выхода регистра 9 микрокоманд поступает на стробиру- ющий (разрешающий) вход блока Г 1 приоритетной обработки.

Под действием этого кода (описание работы блока 11 приоритетной обрпГютки нижп), л также в зависимости от состояния ррг исп ра 10 запросов и регистра 12 маски запросов средства- Mi блока 1 приоритетной обработки вырабатывается код номера запроса (абонента), для которого должна быть сформирована соответствующая микропрограмма. Этот код с выхода блока I приоритетной обработки, через правое плечо коммутатора 3 поступает па адресный вход блока 5 памяти. Под действием сигнала 0- из ячейки блока 5 памяти с адресом N считывается информационное слово, в котором прог- рамт-1ируются микрокоманды,, необходимые для управления абонентом. Б этом же микропрограммном слове группой .

разрядов А кодируется адрес следующего микрокомандного слова. Этот код заносится в ячейку блока 5 памяти с адресом N, откуда выбирается на следующем шаге. Описанные диклы выборки и записи в блок 5 памяти повторяются до тех пор, пока не будут выбраны все микропрограммные слова данной микропрограммы, В последнем слове микропрограммы в блоке 5 памяти заносится начальнь Й адрес микропрограммы и снимается микрокоманда, у .

При отсутствии микрокоманды у, блок 11 приоритетной обработки запросов выдает на своем выходе нулевой код и описанный процесс возобновляется с новым значением сигналов запросов или их комбинацией, устанавливаемой в нулевом микропрограммном слове микрокомандой у .

В процессе формирования микропрограмм, требующих ветвления (вариантности ) в зависимости от состояния (признака состояния) управляемого объекта, с последнего подается сигнал и., (фиг.), отражающий его состояние . Этот сигнал поступает на соответствующий вход (16) коммутатора логических условий.

Для управления коммутатором 6 логических з словий в соответствуюпшх микропрограммных словах, где требуется реакция на состояние управляемого объекта, группой разрядов А кодируется (программ1-фуется) управляющий код, который поступает на управляющий вход коммутатора 6.

состояние управляемого объекта характеризуется сигналом U 0, управление передается в 1.-й адрес, если , то управление передается в ()-й адрес, так как на выхо871556

де коммутатора 6 логических условий появится единица, которая будет подана на базовый адрес блока 8 памяти микропрограмм.

5 Работа устройства при обработке запросов заключается в следующем. Па входы 14 устройства подаются

потенциальные сигналы X - Х, по1 ti

ступающие на -информационный вход ре- Ш гистра 10 запросов. Эти сигналы обозначают требование абонента сформировать для него соответствующую микропрограмму. С помощью микропрограммы у и но ее переднему фронту эти 5 сигналы заносятся в регистр 10 запросов .

В регистр 12 маски запросов на этапе начального сброса заносится код маски, который разрещает обра- 20 ботку соответствующего (или соответствующих) запроса .

Вырабатываемая в процессе реализации соответствующих микропрограмм

микрокоманда у, поступает на вход

триггера 20, где фиксируется передним фронтом сигнала Q , поступающего с генератора 1 импульсов, а на выходе Q триггера 22 формируется сигнал высокого уровня, стробирующий

30 работу элемента И 21.

Сама схема соединения элементов И 21 говорит о том, что каждый предыдущий элемент И запрещает работу последующего, т.е. элемент И 21,

35 расположенньй слева и разрещенный сигналом от регистра 12 маски запросов, имеет преимущественный приоритет над остальными.

Выходы всех элементов И 21 обра 0 зуют адрес, который через правое плечо коммутатора 3 поступает на адресный вход блока 5 памяти.

Блок 5 памяти имеет два рабочих режима: запись информации, поступаю45 щей на информационный вход, определяется сигналом чтение информации соответствующей ячейки, адрес которой зафиксирован на адресном входе чтение информации из блока 5 памяти

50 производится сигналом О .

Формула изобретения

1. Микропрограммное устройство уп 55 равления, содержащее блок памяти адресов микропрограмм, регистр адреса, блок памяти микропрограмм, регистр микрокоманд, renppa i-op имттущ.спл, первый выхоц коч | рпг - сог.-Н .и Т с и---

71

дом записи блока памяти адресов микропрограмм и входом записи регистра микрокоманд, второй выход генератора импульсов соединен с входом чтения блока памяти адресов микропрограмм и входом записи регистра адреса, выходы которого соединены с входами старших разрядов адреса блока памяти микропрограмм, выход поля микрокоманды которого соединен с информационны- ми входами регистра микрокоманд, выходы поля микроопераций которого соединены с выходами устройства, отличающееся тем, что, с целью расширения области применения устройства за счет реализации приоритетного обслуживания запросов объектов управления, введены регистр запросов, регистр маски запросов, блок приоритетной обработки, триггер,эле- мент задержки, коммутатор логических условий и два коммутатора, выходы которых соответственно подключены к адресному входу блока памяти адресов микропрограмм и к информационному вхо ду регистра адреса, выход которого соединен с первым информационным входом первого коммутатора, второй информационный вход которого соединен с выходом блока приоритетной обработ- ки, информационный и синхронизирующий входы триггера соединены соответственно с входом сброса устройства и вторым выходом генератора импульсов , информационные входы регист- ра запросов соединены с входами запросов на управление устройства,вход записи регистра запросов соединен с первым выходом поля логических условий регистра микрокоманд, второй вы-

ход поля логических условий KOTOj-OrO

соединен с управляющим входом блока приоритетной обработки, синхронизирующий вход которого соединен с вторым выходом генератора импульсов, первая и вторая группы информационных входовблока приоритетной обработки соединены соответственно с группами выходов регистра запросов и ре558

гистра маски запросов информационный вход регистра маски запросов и первый информационный вход второго коммутатора соединены с входами кода начальной установки, второй информационный вход которого соединен с выходом блока памяти адресов микропрограмм, выход поля адреса микрокоманды блока памяти микропрограмм соединен с информационным входом блока памяти адресов микропрограмм, третий выход поля логических условий регистра микрокоманд соединен с управляющим входом коммутатора логических условий, информационные входы которого соединены с входами логических условий устройства, а выход коммутатора подключен к входу младшего разряда адреса блока памяти микропрограмм, син- хронизируюш ш вход регистра маски запросов соединен с входом синхронизации устройства, прямой выход триггера подключен к первым управляющим входам первого и второго коммутаторов, к входу установки в О регистра запросов и через элемент задержки - к входам установки в О регистра микрокоманд и регистра адреса, инверсный выход триггера соединен с Тйторыми управляющими входами первого и второго коммутаторов.

2. Устройство по п.1, о т л и - чающеес я тем, что блок приоритетной обработки содержит п (п - количество входов запросов) элементов И и триггер, информационный и синхронизирующий входы которого соединены с управл; ющим входом и входом синхронизации блока, выход триггера соединен с первыми входами п элементов И, вторые входы которых соединены с первой группой информационных входов блока, третьи входы элементов И соединены с второй группой информационных входов блока, выход i-ro (, n-1) элемента И соединен с инверсными входами с (i+l)-ro по п-й элементов И, выходы элементов И соединены с выходами блока.

74

С5Н U2

Xj18 /9

Фие. 1

V fc / 4 f

Выходы MUHpOKOficfHd

1287155

Отрргистра зопросоЗ W

Отревцстра маски запросе612

Фиг. 2

Фие.З

(pi/e.

Изобретение относится к области вычислительной техники и может быть использовано в качестве устройства синхронизации и управления в многоканальных вычислительных устройствах. Цель изобретения - расширение области применения микропрограммного устройства управления за счет реализации приоритетного обслуживания запросов объектов управления. Устройство содержит генератор тактовых импульсов, элемент задержки, два коммутатора, блок памяти адресов микропрограмм, регистр микрокоманд, регистр запросов, блок приоритетной обработки, регистр маски запросов, коммутатор логических условий, регистр., адреса, блок памяти микропрограмм и триггер. Введение регистра запросов, регистра маски запросов, блока приоритетной обработки, триггера, элемента задержки, коммутатора логических условий и двух коммутаторов способствует достижению цели. 1 з.п. ф-лы, 4 ил. с (О (Л Iv3 00 ел СП