Устройство сдвига потенциального уровня Советский патент 1987 года по МПК H03F3/34 

11

Изобретение относится к электронике и может использоваться в аналоговых микросхемах.

Цель изобретения - увеличение быстродействия и коэффициента передачи

На чертеже представлена принципиальная электрическая схема устройства сдвига потенциального уровня.

Устройство сдвига потенциального уровня содержит первый входной мит- терный повторитель 1, второй входной эмиттерный повторитель 2, первый резистор 3, второй резистор 4, отражатель тока 5, выполнейный на первом транзисторе 6, втором транзисторе 7, третьем транзисторе 8, четвертом транзисторе 9, пятом транзисторе 10, резистивном делителе 11 напряжения, прямосмещенном диоде 12.

Устройство сдвига потенциального уровня работает следующим образом.

Входной сигнал напряжения, поступающий на первый и второй входные эмиттерные повторители I и 2, преобразуется в сигналы тока, протекающего по первому и второму резисторам 3 и 4. Ток, протекающий по первому резистору 3, является входным током отражателя тока 5, выходной ток которого складывается на выходе устройства сдвига потенциального уровня с током, протекающим через вторЪй резистор 4, Таким образом, сигнал на выходе не только сдвинут относительно входного сигнала, но и его амплитуда равна сумме сигналов на входах первого и второго входных эмиттерных повторителей I и 2. Это обусловлено

тем, что токи первого - четвертого транзисторов 6-10 равны между собой и равны току, протекающему через первый резистор 3, вследствие действия отрицательной обратной связи через третий транзистор 8, прямосмещенньй диод 2 и резисторный делитель 11. Быстродействие увеличивается на 10- 15% по сравнению с прототипом за счет уменьшения входной емкости каскада на втором транзисторе 7 при передаче на выход сигнала с первого входного эмиттерного повторителя 1 и уменьшения выходной емкости устройства сдвига потенциального уровня при передаче на выход сигнала со второго входного эмиттерного повтори теля 2.

ВНИИПИ Заказ 7914/55

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4

Формул ,

Коэф(1ициент передачи увеличивается существенно по сравнению с прототипом, особенно при небольших значениях т транзисторов, что характерно, например, для СВЧ-транзисторов, т.е. транзисторов, необходимых для обеспечения большого быстродействия.

Третий транзистор 8 может быть выполнен двухэмиттерным, при этом второй эмиттер, соединенный с коллектором пятого транзистора 10, служит для ограничения степени насыщения этого транзистора.

изобретения

О Формул ,

20

25

30

Устройство сдвига потенциального уровня, содержащее первый и второй входные эмиттерные повторители, эмиттер транзистора первого входного эмиттерного повторителя через первьй резистор подключен к входу отражателя тока, выполненного на первом и втором транзисторах, включенных по схеме с общим эмиттером, а также на третьем транзисторе, включенном по схеме с общим коллектором, база которого является входом отражателя тока, резистивном делителе напряжения, один вывод которого соединен с соответствзтащей шиной источника питания, а отвод соединен с базами

35 первого и второго транзисторов отражателя тока, эмиттер транзистора второго Е;ХОДНОГО эмиттерного повторителя соединен с первым выводом второго резистора, второй вывод торого является выходом устройства сдвига потенциального уровня, от-, личающееся тем, что, с целью увеличения быстродействия и коэффициента подачи, между базой тре45 тьего транзистора и коллектором первого транзистора отражателя тока введен четвертый транзистор, а между вторым выводом второго резистора и коллектором второго транзистора от50 ражателя тока введен пятый транзистор, базы четвертого и пятого транзисторов объединены и соединены с эмиттером третьего транзистора, а через введенный прямосмещенный диод 55 соединены с другим выводом резистив- ного делителя напряжения.

Тираж 922 Подписное

Изобретение относится к электронике и может использоваться в аналоговых микросхемах. Цель изобретения - увеличение быстродействия и коэф. передачи. Устр-во содержит входные эмиттерные повторители (ЭП) 1 и 2, резисторы 3 и 4 и отражатель тока (от) 5, выполненный на транзисторах 6-10, резистивном делителе II напряжения и прямосмещенном диоде 12. Входной сигнал напряжения, поступающий на ЭЦ 1 и 2 проходит через соотв. резисторы 3 и 4. Ток, протекающий по резистору 3, поступает на ОТ 5. Ток с выхода ОТ 5 складывается с током, протекающим по резистору 4. За счет введения в ОТ 5 транзисторов 9 и 10 и прямосмещенного диода 12 уменьшается входная емкость каскада на транзисторе 7 при передаче на выход сигнала с ЭЦ I и уменьшается выходная емкость устр-ва при передаче на выход сигнала с ЭП 2, в результате чего повьш ается быстродействие. I ил. сл бхл о f,. ГС ;о о 4: 00 Сд