Компаратор напряжений Советский патент 1982 года по МПК H03K5/24 

Изобретение относится к импульсной технике и может быть использовано в аналого-цифровых и цифроаналогозых преобразователях. Известен компаратор напряжений,содержащий входной дифференциальный каскад, каскад преобразования парафазного сигнала в однофазный и ключевой каскад с дополнительными элементами (транзис- тором и резистором в цепи его базы), для ограничения степени насьядения клю чевого транзистора (ТЦ . В момент входа в насыщение ключевого транзистора при увеличении прямо го смещения на его эмиттерном переходе открывается дополнительный транзистор, препятствуя дальнейщему увели чению тока базы ключевого транзистора и тем самым предотвращая его глубокое насыщение. Момент открывания дополнительного транзистора, а следовательно и степень насыщения открытого ключевого транзистора зависит от падения напряжения на дополнительном резисторе и соотношения площадей эмиттерных переходов дополнительного и ключевого .транзисторов, которые определяют падение напряжений на упомянутых перехо- дах при заданных токах эмиттеров. В то время, когда открыт ключевой транзистор, должно выполняться равенство падений напряжений на эмиттерном п реходе ключевого транзистора и последовательно включенных дополнительном резисторе и эмиттерном переходе дополнительного транзистора. . Таким образом, при изменении падения напряжения на дополнительном резисторе, что может происходить при изменении таких параметров, например напряжения питания, температуры и т.д. происходит изменение степени насыщения ключевого транзистора и, следовательно, быстродействия. Для обеспечения нормального функционирования во всем рабочем диапазоне температур и питающих напряжений приходится выбирать степень насыщения транзистора ключевого каскада заведомо большей величины, что приводит к снижению быстродействия известного устройства. Снижение быстродействия обусловливается также и значительным временем нарастания фронта выходного сигнала. Таким образом, недостатками устройства являются малое быстродействие и сильная зависимость последнего от разброса параметров элементов устройства. Цель изобретения - увеличение быстродействия. Поставленная цель достигается тем, что в компаратор напряжений, держащий входной дифференциальный каскад, один из выходов которого подключен к базе двухэмиттерного тр зистора, первый эмиттер которого со дииен с выводом стабилитрона, а кол лектор подключен к резистивной нагрузке и входу эфиттерного повторит ля, питающего дифференциальный каскад, второй вывод стабилитрона подключен к базе транзистора, включенн го по схеме с общим эмиттером, прич эмиттерный переход транзистора зашу тирован резистором, а коллектор сое динен с коллектором двухэмиттерного транзистора, второй выход дифференциального каскада подключен ко вход эмиттерного повторителя, в цепи эми тера транзистора которого включены последовательно соединенные стабили рон и резистор, причем к резистору подключен вход каскада, база выходн го транзистора которого подключена к первому эмиттеру двухэмиттерного транзистора, а коллектор, являющийс выходом устройства, подключен ко второму эмиттеру двухэмиттерного тр зистора. На чертеже представлена принципиальная электрическая схема компаратора напряжений. Компаратор напряжений содержит входной дифференциальный каскад 1 , питание которого осуществляется от эмиттерного повторителя 2, к выходам каскада 1 подключены входы каскадов 3 и сдвига потенциального уровня, которые включают в себя эмиттерный повторитель с цепочкой последовательно включенных стабилит рона и резистора в цепи эмиттеров, причем транзистор каскада 3. имеет два эмиттера, первый из которых сое нен с одной из упомянутых цепочек. второй - с выходной шиной 5, а его коллектор соединен с резистором 6 и входом эмиттерного повторителя 2, выходы каскадов 3 и 4 соответственно соединены со входами каскада, выполненного по схеме с общим эмиттером ОЭ на транзисторе 7, коллектор которого подключен ко входу эмиттерного повторителя 2, и каскада 8, база и коллектор выходного транзистора подключены соответственно к первому и второму эмиттерам транзистора каскада 3Устройство работает следующим образом. При подаче на входные шины сигналов, обеспечивающих на выходной шине 5 высокий потенциал, транзисторы каскада 8 оказываются закрытыми. Первый эмиттерный переход транзистора кас- . када 3 смещен в прямом направлении, а второй - в обратном. Так как транзистор каскада 3 открыт по первому эмиттерному переходу, открыты также транзистор эмиттерного повторителя 2 и транзистор 7. При изменении соотношения входных сигналов транзистор каскада 1, который в исходном состоянии открыт, закрывается, а другой транзистор каскада 1 открывается, увеличиваются токи через транзисторы каскада и каскада 8, а потенциал выходной шины 5 понижается. Когда потенциал выходной шины 5 достигает минимальной величины, открывается второй эмиттерный переход транзистора каскада 3, в результате чего увеличивается ток коллектора этого транзистора и падение напряжения на резисторе 6, уменьшается потенциал эмиттера транзистора эмиттерного повторителя 2, базовый ток транзистора каскада k ограничивается, транзистор 7 практически закрывается.и прекращается уменьшение потенциала на выходной шине 5 при этом напряжение на коллекторно-базовом переходе выходного транзистора каскада 8 близко к нулю, т.е. этот транзистор не входит в глубокое насыщение, что способствует более быстрому обратному переключению компаратора, так как не затрачивается время на рассасывание избыточных носителей заряда , накопленных в йыходном транзисторе каскада. Непосредственно в момент переключения оказывается открытым лишь первый эмиттерный переход