Устройство управления записью-считыванием информации для полупроводникового запоминающего устройства Советский патент 1988 года по МПК G11C7/00 G11C8/12 

оо о

Изобретение относится к полупроводниковым запоминающим устройствам (ЗУ) и может быть использовано для создания больших интегральных схем (БИС) биполярных ЗУ.

Цель изобретения - повышение быстродействия устройства.

На фиг.1 приведена принципиальная схема устройства; на фиг.2 - времен- ные диаграммы функционирования устройства.

Устройство содержит первый - третий входы 1-3 управления, первый -, четвертьй выходы 4-7, первый 8 и вто рой 9 ключевые транзисторы, первьй источник 10 тока, общую шину 11 устройства, третий 12 и четвертый 13 ключевые транзисторы, второй источник 14 тока, пятьй 15 и шестой 16 ключевые транзисторы, третий источни 17 тока, первый - третий опорные диоды 18-20, первый токоограничительный резистор 21, шину 22 питания устрой

5 текать

0

тый источник 71 тока, девятнадцатый ключевой транзистор 72, семнадцатый 73 и восемнадцать 74 опорные диоды.

Устройство работает следующим образом.

При поступлении на первый .1 и второй 2 входы устройства входного напряжения низкого уровня, а на.третий вход 3 устройства входного напряжения высокого уровня (что соответствует режиму записи 1) от источника питания по шине 22 через резистор 28, диоды 31, 23, 24 и 25 начинает проток в шину 14 нулевого потенциала устройства. За счет протекания этого тока потенциал на базе транзистора 15 становится ньше потенциала базы ключевого транзистора 16 на величину падения напряжения на прямо- смещенном диоде 31. Ток источника 17 тока переключает транзистор 15 и создает падение напряжения на резисторе 69, на котором формируется сигнал

Изобретение относится к полупроводниковым ЗУ и может быть использовано для создания БИС ОЗУ на биполярных транзисторах. Цель изобретения повьшение быстродействия устройства управления записью-считыванием (устройства выборки кристалла) за счет уменьшения логических перепадов. Устройство содержит пятнадцать ключевых п-р-п-транзисторов, одиннадцать опорных диодов, десять токоограничитель- ньк резисторов и девять источников тока. Поставленная цель достигается за счет введения в устройство четырех ключевых п-р-п-транзисторов, семи опорных диодов, восьми токоограничи- тельных резисторов и одного источника тока. Три входа устройства управляются сигналами с ТТЛ-уровнями, а на четырех выходах формируются ЭСЛ-вы- ходные сигналы. 1 табл. 2 ил. € сл

30

ства, четвертьй - шестой опорные дио- 2S низкого логического уровня. На вось- ды 23-25, второй - четвертый токо- ограничительные резисторы 26-28, седьмой - девятьй опорные диоды 29- 31, пятьй - седьмой токоограничитель- ные резисторы 32-34, седьмой 35 и восьмой 36 ключевые транзисторы, восьмой токоограничительньй резистор 37, девятьй ключевой транзистор 38, . десятый опорньй диод 39, четвертьй источник 40 тока, опорньй одиннадцатый -диод 41, пятьй источник тока, десятьй 43 и одиннадцатьй 44 ключевые транзисторы, шестой источник 45 тока, девятьй 46 и десятый 47 токо35

мом токоограничителъном резисторе 37 формируется сигнал высокого логического уровня. На базу четырнадцатого ключевого транзистора 51 через транзистор 72 поступает напряжение низкого уровня, а на базу транзистора 48 через транзистор 38 поступает напряжение высокого уровня. Ток источника 45 тока переключает транзистор 48 и создает падение напряжения на резисторе 46, на котором формируется сигнал низкого логического уровня, которьй через транзистор 52 поступает на второй выход 5 устройства. На ре45

ограничительные резисторы, двенадца- 40 зисторе 47 формируется сигнал высоко- тый 48 и тринадцатьй 49 ключевой транзисторы, седьмой источник 50 тока, четырнадцатый 51 и пятнадцатьй 52 ключевой транзисторы, восьмой 53 . и девятьй 54 источники света, шест- надцатьй 55 ключевой транзистор, две- надцатый 56 и тринадцатьй 57 диоды, одиннадцатьй токоограничительньй резистор 58, семнадцатьй ключевой транзистор 59, двенадцатьй токоограничительньй резистор 60, четырнадцатый опорньй-диод 61, тринадцатьй токоограничительньй резистор 62, пятнадцатый 63 и шестнадцатьй 64 опорные диоды, четьфнадцатьй - шестнадцатьй то- коограничительные резисторы 65-67, восемнадцатый ключевой транзистор 68, семнадцатьй 69 и восемнадцатьй 70 токоограничительные резисторы, деся50

55

го логического уровня, которьй через транзистор 49 поступает на первьй выход 4 устройства.

При поступлении на первьй вход 1 устройства входного напряжения высокого уровня, а на второй вход 2 устройства входного напряжения низкого уровня (что соответствует режиму считывания) от источника питания по шине 22 через резистор 62, диоды 63 и 64, транзистор 68, резистор 66, включенный параллельно переходу база - коллектор транзистора 68, и резистор 67, включенный параллельно переходу, база - эмиттер транзистора 68, причем номинал резистора 66 в два раза меньше номинала резистора 67, в шину 11 начинает протекать ток. За счет протекания этого тока потенциал на базе

низкого логического уровня. На вось-

мом токоограничителъном резисторе 37 формируется сигнал высокого логического уровня. На базу четырнадцатого ключевого транзистора 51 через транзистор 72 поступает напряжение низкого уровня, а на базу транзистора 48 через транзистор 38 поступает напряжение высокого уровня. Ток источника 45 тока переключает транзистор 48 и создает падение напряжения на резисторе 46, на котором формируется сигнал низкого логического уровня, которьй через транзистор 52 поступает на второй выход 5 устройства. На ре

зисторе 47 формируется сигнал высоко-

го логического уровня, которьй через транзистор 49 поступает на первьй выход 4 устройства.

При поступлении на первьй вход 1 устройства входного напряжения высокого уровня, а на второй вход 2 устройства входного напряжения низкого уровня (что соответствует режиму считывания) от источника питания по шине 22 через резистор 62, диоды 63 и 64, транзистор 68, резистор 66, включенный параллельно переходу база - коллектор транзистора 68, и резистор 67, включенный параллельно переходу, база - эмиттер транзистора 68, причем номинал резистора 66 в два раза меньше номинала резистора 67, в шину 11 начинает протекать ток. За счет протекания этого тока потенциал на базе

транзистора 59 становится вьше потен- циал а на базе транзистора 13 на величину, равную половине падения напряжения на прямрсмещенном переходе база - эмиттер ключевого транзистора 68. Ток второго источника 14 тока переключается в транзистор 59, создает падение напряжения на резисторе 60,

транзисторов 55 и 12 становятся выше потенциалов на базах соответственно транзисторов 9 и 13 на величины падений напряжения на прямосмещенных диодах 57 и 30 соответственно.

Ток источника 14 тока переключает транзистор 12, создает падение напряжения на резисторе 34, и на выход 6

и на выход 7 устройства поступает вы- ю устройства поступает выходное напря- ходное напряжение низкого уровня, la на выход 6 устройства поступает выходное напряжение высокого уровня. Начинает протекать таку;в. ток от источника питания по шине 22 через резистор 26, диоды 29, 23, 24 и 25 в шину 11 устройства. За счет протека- ник этого тока потенциал на базе транзистора 8 становится выше потенжение низкого уровня. На выход 7 устройства поступает выходное напряжение высокого уровня.

Ток источника 10 тока переключает 15 транзистор 55 и создает падение напряжения на резисторе 32, на котором формируется сигнал низкого логического уровня. На резисторе 33 формируется сигнал высокого логического уров- циала на базе транзистора 9 на вели- 20 базу транзистора 43 через чину падения напряжения на прямосме- транзистор 35 и диод 41 поступает на- щенном диоде 29. Ток источника 10 то- пряжение низкого уровня, а на базу

транзистора 44 через транзистор 36 и диод 39 поступает напряжение высокого 25 уровня. Ток источника 45 тока протекает через транзистор 44, создает равное падение напряжения на резисторах 46 и 47. Через транзисторы 49 и 52 на первьй 4 и второй 5 выходы устка переключает транзистор 8 и создает падение напряжения на резисторе 32, на котором формируется сигнал низкого логического уровня. На резисторе 33 формируется сигнал высокого логического уровня. На базу транзистора 43 через транзистор 35 и диод

35

40

41 поступает напряжение низкого уров- зо ройства поступают сигналы равного на-г

пряжения (сигналы считывания).

При поступлении на первый 1 и второй 2 входы устройства входного напряжения высокого уровня (что соответствует режиму хранения) потенциал на базе транзистора 12 выше потенциала на базе транзистора 13 на величину, равную падению напряжения на прямо- смещенном диоде 30, и вьш1е потенциала на базе транзистора 59 на величину, равную разности падения напряжения на прямосмещенном диоде 30 и половине падения напряжения на прямосмещен- нном переходе база - эмиттер транзис- .g тора 68. Ток источника 14 тока по- прежнему течет через транзистор 12, и на выход 6 устройства поступает выходное напряжение низкого уровня, а на выход 7 устройства поступает выходное напряжение высокого уровня. Ток первого источника 10 тока делится поровну между идентичными транзисторами 8 и 55, потенциалы на базах которых равны, создает падение напряжения на резисторе 32, на котором формируется напряжение низкого логического уровня. На резисторе 33 формируется сигнал высокого логического уровня. На базу транзистора 43 через

ня, а на базу транзистора 44 через транзистор 36 и диод 39 поступает напряжение высокого уровня. Резисторы 46 и 47, а также диоды 73 и 74 выполняются идентичными. Цепь, образованная последовательным соединением резистора 46 и диода 73, иден ична цепи, образованной последовательным соединением резистора 47 и диода 74, а так как они соединены параллельно, то ток источника 45 тока делится nor ровну между ними и создает равные падения напряжения на резисторах 46 и 47. Через транзисторы 49 и 52 на первый 4 и второй 5 выходы устройства поступают сигналы равного напряжения, уровень которого является средним между уровнями записи,- сигнал считывания .

При поступлении на вход 1 устройства входного напряжения низкого уровня, а на вход 2 устройства входного напряжения высокого уровня (что соответствует режиму хранения) от источника питания по шине 22 по цепи резистор 38, диоды 57, 23, 24 и 25, а также по цепи резистор 27, диоды 30, 23, 24 и 25 в шину 11 текут токи, вследствие чего потенциалы на базах

50

55

транзисторов 55 и 12 становятся выше потенциалов на базах соответственно транзисторов 9 и 13 на величины падений напряжения на прямосмещенных диодах 57 и 30 соответственно.

Ток источника 14 тока переключает транзистор 12, создает падение напряжения на резисторе 34, и на выход 6

транзистор напряжение

35 и диод 41 поступает

низкого уровня, а на базу транзистора 44 через транзистор 36 и диод 39 поступает напряжение высркого уровня. Ток источника 45 тока по- прежнему протекает через транзистор 44, на выходы 4, 5 устройства по- прежнему поступают сигналы равного напряжения (сигналы считьшания),

При протекании тока от источника питания по шине 22 через резистор 65, диод 64, транзистор 68, резисторы 66 и 67 на катоде диода 63 формируется постоянное напряжение, равное сумме падений напряжения на прямосмещенном диоде 64 и полутора .падений напряжений на прямосмещ енном переходе - база - эмиттер ключевого транзистора 68, так как номинал шестнадцатого то- ко.ограничительного резистора 67 в два раза больше номинала резистора 66. Это напряжение не зависит от уровня входного напряжения по входу 1 устройства.

Схема управления запоминающего .устройства представлена в таблице.

о р мул а

изобретения

Устройство управления записью-считыванием информации для полупроводникового запоминающего устройства, содержащее с первого по пятнадцатьм ключевые транзисторы, с первого по одиннадцатьй опорные диоды, с первого по десятьй токоограничительные резисторы и с первого по девятьш источники тока, причем эмиттеры первого и второго ключевых транзисторов соединены с первым выводом первого источника тока, эмиттеры третьего и четвертого ключевых транзисторов - с первым выводом второго источника тока, эмиттеры пятого и шестого ключевых транзисторов - с первым выводом третьего источника тока, базы первого, третьего и пятого ключевых транзисторов,соединены соответственно с анодами перво-, го, второго и третьего опорных диодов, катоды которых подключены соответственно к первому, второму и третьему входам устройства, базы второго, четвертого и шестого ключевых транзисторов соединены с первым выводом первого токоограничительного резистора и анодом четвертого опорного диода, катод которого соединен.с анодом пятого опорного диода, катод ко13670406

торого соединен с анодом шестого опорного диода, катод которого соединен с шиной нулевого потенциала устJ- ройства, аноды первого, второго и третьего опорных диодов соединены соответственно с первыми выводами вто-. рого, третьего и четвертого токоогра- ничительных резисторов и с анодами

1Q седьмого, восьмого и девятого опорных

. диодов, катоды которых соединены соответственно с базами второго, четвертого и шестого ключевых транзисторов, коллекторы первого, второго и

15 четвертого ключевых транзисторов соединены соответственно с первыми выводами пятого, шестого и седьмого то- коограничительных резисторов, коллекторы первого и второго ключевых тран2Q зисторов соединены соответственно с базами седьмого и восьмого ключевых транзисторов, коллекторы которых под- рслючены к шиНе питания устройства, коллектор шестого ключевого транзис25 тора соединен с первым выводом восьмого токоограничительного резистора и базой девятого ключевого транзистора, коллектор которого соединен с -шиной питания устройства, эмиттеры

30 седьмого и восьмого ключевых транзисторов соединены соответственно с анодами одиннадцатого и десятого опорных диодов, катоды которых соединены соответственно с первыми выводами пятого и четвертого источников тока, эмиттеры десятого и одиннадцатого транзисторов соединены с первым вьшо35

40

45

50

55

двенадцатого и база тринадцатого ключевых транзисторов соединены с первым выводом девятого токоограничительного резистора, а коллектор четырнадцатого и база пятнадцатого ключевых транзисторо в - с первым выводом десятого токоограничительного резистора, база двенадцатого ключевого транзистора соединена с первым выводом седьмого источника тока, эмиттер тринадцатого ключевого транзистора и первый вывод восьмого источника тока являют-. ся первым выходом устройства, а эмиттер пятнадцатого ключевого транзистора и первьхй вывод девятого источника тока - вторым выходом устройства, вторые выходы всех источников тока соединены с шиной нулевого потенциала устройства, вторые выводы с первого по седьмой и девятого и десятого то- коограничительных резисторов и кол0

5

0

5

двенадцатого и база тринадцатого ключевых транзисторов соединены с первым выводом девятого токоограничительного резистора, а коллектор четырнадцатого и база пятнадцатого ключевых транзисторо в - с первым выводом десятого токоограничительного резистора, база двенадцатого ключевого транзистора соединена с первым выводом седьмого источника тока, эмиттер тринадцатого ключевого транзистора и первый вывод восьмого источника тока являют-. ся первым выходом устройства, а эмиттер пятнадцатого ключевого транзистора и первьхй вывод девятого источника тока - вторым выходом устройства, вторые выходы всех источников тока соединены с шиной нулевого потенциала устройства, вторые выводы с первого по седьмой и девятого и десятого то- коограничительных резисторов и коллекторы тринадцатого и пятнадцатого транзисторов соединены с шиной пита- тания устройства, отличающееся тем, что, с целью повышения быстродействия, в него введены четыре |ключевых транзистора, восемь опорных диодов, восемь токоограничительных резисторов, десятый источник тока.

причем коллектор и эмиттер шестнадца- ю чевого транзистора соединен с шиной

питания устройства, эмиттер - с базо четырнадцатого ключевого транзистора и вторым выводом десятого источника тока, база девятнадцатого ключевого транзистора соединена с коллектором пятого ключевого транзистора и первы выводом семнадцатого токоограничива- ющего резистора, второй вывод которого соединен с вторым выводом вось мого и первым выводом восемнадцатого токоограничивающих резисторов, аноды семнадцатого и восемнадцатого опорных диодов соединены соответственно с базами тринадцатого и пятнадцатого 25 ключевых транзисторов, а катоды соединены с коллектором одиннадцатого ключевого транзистора, база которого соединена с катодом десятого опорного диода, база двенадцатого ключевого транзистора соединена с эмиттером девятого ключевого транзистора, эмит теры двенадцатого и четырнадцатого ключевых транзисторов соединены с коллектором десятого ключевого транзистора, база которого соединена с катодом одиннадцатого опорного диода коллекторы третьего и четвертого клю чевых транзисторов являются третьим выходом устройства, вторые выводы с Одиннадцатого по четырнадцатый и восемнадцатого токоограничивающих резисторов соединены с шиной питания устройства.

того ключевого транзистора соединены соответственно с коллектором и эмиттером первого ключевого транзистора, а база - с анодами двенадцатого и тринадцатого опорных диодов, катоды которых соединены соответственно с вторым входом устройства и базой второго ключевого транзистора, первый вывод одиннадцатого токоограничитель- ного резистора соединен с анодом две- надцатого опорного диода, эмиттер, коллектор и база семнадцатого ключевого транзистора соединены соответственно с эмиттером третьего ключевого транзистора, четвертым выходом устройства и анодом четырнадцатого опорного диода, катод которого соединен с первым входом устройства, первый вывод двенадцатого токоогра- ничительного резистора соединен с четвертым выходом устройства, а первый вывод тринадцатого токоограничи- тельного резистора - с базой семнадцатого ключевого транзистора и анодами четырнадцатого и пятнадцатого опорных диодов, первый вывод четырнадцатого токоограничительного резистора - с катодом пятнадцатого и анодом шестнадцатого опорных диодов, катод .которого соединен с первым выводом пятнадцатого токоограничительного резистора и коллектором восемнадцатого ключевого транзистора, эмит

01 X m m О 1 Хранение

11 X m га О 1 Хранение

тер которого соединен с первым выводом десятого источника тока, первым выводом шестнадцатого токоограничи- вающего резистора и шиной нулевого потенциала устройства, а база - с вторыми выводами пятнадцатого и шестнадцатого токоограничивающих резисторов, коллектор девятнадцатого клю- .

чевого транзистора соединен с шиной

5

0

питания устройства, эмиттер - с базой четырнадцатого ключевого транзистора и вторым выводом десятого источника тока, база девятнадцатого ключевого транзистора соединена с коллектором пятого ключевого транзистора и первым выводом семнадцатого токоограничива- ющего резистора, второй вывод которого соединен с вторым выводом восьмого и первым выводом восемнадцатого токоограничивающих резисторов, аноды семнадцатого и восемнадцатого опорных диодов соединены соответственно с базами тринадцатого и пятнадцатого 5 ключевых транзисторов, а катоды соединены с коллектором одиннадцатого ключевого транзистора, база которого соединена с катодом десятого опорного диода, база двенадцатого ключевого транзистора соединена с эмиттером девятого ключевого транзистора, эмиттеры двенадцатого и четырнадцатого ключевых транзисторов соединены с коллектором десятого ключевого транзистора, база которого соединена с катодом одиннадцатого опорного диода, коллекторы третьего и четвертого ключевых транзисторов являются третьим выходом устройства, вторые выводы с Одиннадцатого по четырнадцатый и восемнадцатого токоограничивающих резисторов соединены с шиной питания устройства.

0

5

0

V

«pue/