Устройство для имитации сбоев Советский патент 1987 года по МПК G06F11/22 

11

Изобретение относится к цифровой вычислительной технике и может быть использовано для отработки и определения эффективности программно-аппаратных средств контроля обеспечения надежности ЦВМ и устойчивь1х ЦВМ с мажоритацией.

Цель изобретения - сокращение аппаратурных затрат.

На чертеже приведена структурная схема устройства.

Устройство содержит одноразрядный

блок 1 памяти, блоки 2 и 3 памяти,

элемент 4 задержки, элемент И 5,счетчик 6, коммутатор 7, информационный - вход 8, управляющий вход 9, информационный выход 10 устройства.

Устройство работает следующим образом,

Таким образом, в блоке памяти 3 искаженная информация подготавливается наперед,, Информация с выхода 10 поступает в ЦВМ, В одном случае в ЦВМ поступает искаженная информация,

„ . . 7П а в другом - неискаженная. Искажения

При отработке и проверке эффектив-

ности аппаратно-программных средств обеспечения надежности ЦВМ к ЦВМ вместо основной памяти подключается устройство для имитации сбоев.

Перед выполнением программы определяется поток сбоев, который должен имитироваться„

25

должны быть обнаружены программно- аппаратными средствами контроля ЦВМ с соответствующей реакцией.

Формула изобретения

Устройство позволяет имитировать

произвольное количество сбоев следую- держащее одноразрядньш блок памяти, щих типов: искажения одного или про- первьй и второй блоки памяти и ком- извольного количества разрядов информации в одной ячейке блока памяти, искажения одного или произвольного количества разрядов информации в

мутатор, причем информационный вход устройства соединен с адресными входами первого блока памяти и одноразрядного блока памяти, выходы которых соединены соответственно с управляющими и первьм информационным входами коммутатора, информационный выход второго блока памяти соединен с вторым информационным входом коммутатора, выход которого является информационным выходом устройства, отли чающееся тем, что, с целью сокращения аппаратурных затрат, в устройство введены счетчик, элемент И и элемент задержки, причем выход одноразрядного блока памяти через элемент задержки соединен с первым входом элемента И, вход опроса имитации сбоя устройства соединен с вто 50 рым входом элемента И, выход которого соединен с счетным входом счетчика, информационный выход счетчика соединен с адресным входом второго блока памяти.

группе ячеек блока памяти

В блоке 2 памяти храняться программы, с которьми ведется работа. В соответствующие адреса блока 3 памяти записывается информация с внесенными искажениями. В ячейки блока 3 памяти, в KOTopbie вносятся искажения, записывается 1,

По сигналу начальной установки (на чертеже не показан) счетчик 6 устанавливается в нулевое состояние.

При поступлении из ЦВМ адреса на вход 8 происходит одновременное счи- тьшание информации по данному адресу в блоках 1 и 2 памяти, и по адресу, сформированному на счетчике 6, из блока 3 памяти.

При 1 на управляющем входе коммутатора 7 на вход 10 проходит информация с блока 3, при О - с блока 2.

При поступлении первого„искаженно

го адреса на управляющий вход коммутатора поступает 1, разрешая прохождение информации с блока 3 памяти. Эта 1 задерживается элементом 4 задержки и по сигналу управления на входе 9 устройства через открытый элемент И 5 содержимое счетчика 6 увеличивается на 1, Время задержки элемента 4 задержки должно быть больше времени реакции программно- аппаратных средств контроля лЦВМ.

должны быть обнаружены программно- аппаратными средствами контроля ЦВМ с соответствующей реакцией.

Формула изобретения

Устройство для имитации сбоев,со держащее одноразрядньш блок памяти, первьй и второй блоки памяти и ком-

35

40

мутатор, причем информационный вход устройства соединен с адресными входами первого блока памяти и одноразрядного блока памяти, выходы которых соединены соответственно с управляющими и первьм информационным входами коммутатора, информационный выход второго блока памяти соединен с вторым информационным входом коммутатора, выход которого является информационным выходом устройства, отличающееся тем, что, с целью сокращения аппаратурных затрат, в устройство введены счетчик, элемент И и элемент задержки, причем выход одноразрядного блока памяти через элемент задержки соединен с первым входом элемента И, вход опроса имитации сбоя устройства соединен с вто 50 рым входом элемента И, выход которого соединен с счетным входом счетчика, информационный выход счетчика соединен с адресным входом второго блока памяти.

45

Редактор Т.Парфенова Техред М.Ходанич

Ко По

782/52 Тираж 673.

ВНИИПИ Государственного, комитета СССР

по делам изобретений и .открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, А

ю

Корректор М.Демчик Подписное

Изобретение относится к цифровой вычислительной технике и может быть использовано для отработки и определения эффективности программно- аппаратных средств контроля и обеспечения надежности ЦВМ и устойчивых ЦВМ с мажоритацией. Цель изобретения- сокращение аппаратурных затрат. Для достижения цели в устройство, содержащее одноразрядный блок памяти,первый и второй блоки памяти и коммутатор, введены счетчик, элементы И и элемент задержки. 1 ил. (Л с