Преобразователь кода Советский патент 1987 года по МПК H03M7/14 

1 13

Изобретение относится к вычислительной технике и может быть исполь- золано в устройствах обработки информации .

Цель изобретения - упрощение преобразователя путем регуляризации его структуры.

На фиг.1 изображена блок-схема преобразователя кода; на фиг.2 - функциональная схема модуля этого преобразователя.

Преобразователь кода выполнен на модулях . 1, размещенных в ярусах 2. На фиг.1 обозначены информационные входы 3, старший информационный вход 4, управляющий вход 5 и выходы 6. Модуль 1 выполнен (фиг,2) на первой и второй группах 7 и 8 элементов И-НЕ 9. На фиг.2 обозначены информационные входы 10, управляющий вход I1 и выходы I2.

Число элементов И-НЕ 9 в каждой

П -

где Hj группе 7 и 8 равно 2 число информационных входов модуля в J-M ярусе 2. Выход i-ro элемента И-НЕ 9 первой группы 7 соединен со входами всех элементов И-НЕ 9 второй группы 8, номера которых лежат в интервале от до i, где m - чис

ло подряд идущих нулей (до первой справа единицы) в младших разрядах двоичного кода, соответствующего данному номеру i (фиг.2).

Число ярусов 2 равно К. В J-M ярусе содержится ( ) моду лей 1, число п. информационных входо которых в разных ярусах 2 может быть неодинаковым.

Преобразователь кода работает следующим образом.

Каждый модуль 1 работает в соответствии с таблицей истинности, где через X обозначено произвольное значение сигнала на данном входе. В качестве примера на фиг.2 и в таблице истинности представлен модуль 1 с числом информационных входов .

XXX О

0000

00000000 00000000

Продолжение таблицы

0

5

0

5

0

5

0

5

в соответствии с этой таблицей при подаче нулевых сигналов на управляющий и nj-й информационный входы модуля 1 на всех его выходах будут нулевые сигналы. Если на управляющем входе единичный, а на п.-м информационном входе - нулевой сигналы, то на соответствующих выходах модуля 1 появляются единичные сигналы, число которых равно числовому значению двоичного кода на его информационных входах с первого по (п.-1)-й. При единичном сигнале на nj-м информаци- онном входе модуля 1, независимо от сигналов на других его входах, на всех выходах этого модуля 1 будут единичные сигналы.

В результате совместной работы всех модулей 1 на выходах 6 с первого (верхний на фиг.1) до S-ro, где S - число, выргшенное двоичным кодом на входах 3, будут единичные сигналы, а на остальных - нулевые.

Анализ показывает, что по сравнению с обычным построением преобразователя двоичного кода в единичный на дешифраторе, из элементов И, выходы которого подключены к соответствующим элементам ИЛИ, выход каждого из которых соединен со входом предьщу- щего, в рассматриваемом преобразователе содержится меньшее число логических элементов. Регулярность же структуры позволяет наращивать ярус- ность преобразователя для кодов с большим числом разрядов. Построен-- ные на основе рассматриваемого преобразователя кода функциональные преобразователи обладают высокой линейностью характеристики.

31300

Формула изобретения Преобразователь кода, содержащий в в К ступенях элементы И-НЕ, отличающийся тем, что, с целью упрощения преобразователя путем регуляризации его структуры, элементы И-iiE каждой ступени объединены в модули, каждый из которых включает в себя первую и вторую группы по 2 J- элементов И-НЕ.каждая, где п . - число информационных входов модуля в j-м ярусе, ,Kl, выход i-ro, где ie l,nj , элемента И-НЕ первой группы в каждом модуле подключен к входам элементов И-НЕ второй группы с ()-ro по i-й, где га - число подряд идущих нулей в младших разрядах двоичного кода номера i, входы элементов И-НЕ первой группы модуля, двоичные коды номеров которых содер- жат единицу в разряде с весом 2 , где 1 С 1, п -ll, объединены и являются f-M информационным входом модуля, вход ( )-го элемента И-НЕ

V

Составитель О.Ревинский Редактор И.Сегляник Техред А.Кравчук

первой группы модуля является п.-м информационным входом модуля, п.-е входы элементов И-НЕ первой группы объединены и являются управляющим входом модуля ,1 выходы элементов И-НЕ второй группы являются соответствующими выходами модуля, управляющие входы первых модулей каждой ступени объединены и являются управляющим входом преобразователя, информационные входы с первого по ()-й всех модулей j-й ступени соответственно объединены и являются (K-j)-ми информационными иходами преобразователя, п.-и вход модуля первой ступени является ( )-м информационным входом преобразователя, i-й выход Р-го модуля j-й ступени, кроме К-й, подключен к Hj-му информационному входу (Р-1)-2 +il-ro и управляющему входу (Р-1)- модулей (j + )-fi ступени, выходы модулей Ступени ; являются соответствующими выходами преобразователя.

Корректор И.Муска

Заказ 1160/56 Тираж 902Подписное

ВНИИПИ Государственного комитета СССР

по дела изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4

Изобретение относится к вычислительной технике. Его использование в устройствах обработки информации позволяет упростить преобразователь путем регуляризации его структуры. Преобразователь кода содержит ступр- ни 2 с элементами И-НЕ. Объединение последних в модули 1 по две группы в каждом и соответствующие соединения модулей обеспечивают упрощение .преобразователя. 2 ил., I табл. Л С О) 4 Ю