Устройство для дифференцирования частотноимпульсных сигналов Советский патент 1975 года по МПК G06G7/18 

НИЯ, равным соответствующему периоду входного сигнала, и в получении вычитаемых сиг {алов путем обратно-пропорциоиалы-шго преобразования временных интервалов, равных соответствующему и предыдущему периодам, с одновременным увеличением в /г раз преобразуемых величин. На чертеже изображена блок-схема устройства. Устройство содержит генератор I опорной частоты, неуправляемый делитель частоты 2, три управляемых делителя частоты 3, 4, и 5, каждый из которых состоит из вычитающего счетчика 6, регистра памяти 7 и группы вентилей переноса 8, основной су.ммирующий счетчик 9, распределитель 10 импульсов,-блок 11 вычитания импульсов, блок 12 управления и группы вентилей 13, 14 и 15. В блоке 12 из последовательности импульсов входного сигнала lx(t) формируются управляющие сигналы, определяющие поеледовательность работы узлов устройства. С выхода генератора 1 опорная частота /о подается на счетные входы управляемых делителей 3 и 4, где она делится на коэффициенты, записапные в виде параллельного кода в регистры памяти соответствующего делителя. Опорная частота, .телясь в делителе 2 па коэффициент /г, поступает на счетный вход счетчика 9, где сум.мируется в про.межутках времени, равных текущим периодам входного сигнала, и формируется путем подами на сбросовый вход счетчика импульсов входного сигнала через блок 12. На кодовых выходах счетчика 9 в момент опроса образуется код, пропорциональный текущему периоду входного сигнала. Этот код через вентили 15 и вентили 13 либо 14 в зависимости от сигналов управления с блока 12 записывается в предварительно очищенные от старой информации сигналами сброса регистры памяти управляемых делителей частоты. Вентили 15 открываются по каждому пмпульсу окончания текущего периода и в регистр управляе.мого делителя 5 записывается код i-ro периода. Вентили 13 и 14 открываются поочередно, в результате чего в регистр памяти одного будет записан код г-го периода, а в другом останется код i-1-го периода, записанный ранее. На выходе делителей 3 и 4 в зависимости от содержимого регистров памяти образовываются частоты F,) NT,, -- r,j Эти частоты поступают на распределитель 10 И1мпульсов, который управляется от блока 12 таким образом, что всегда на одном из его выходов будет частота Fx(t), а на другом F(t - Ti), независимо от того, на какие входы эти частоты поступили. С помощью блока 11 формируется разность этих частот, которая затем поступает на вход управляемого делителя 5 частоты, осуществляющего )азпостной частоты па величину, нропорциональную текущему периоду входного сигнала. Чаетота на выходе делителя 5 равна df.,(t) f /., )) /вых {} - dt т. е. вы.ходная частота пропорциональна производной входного сигнала по времеии. Фор м у л а изобретения 1.Устройство для дифференцирования частотно-импульсных сигналов, содержащее блок управления, соединенный входом с входом устройства, неуправляемый делитель частоты, выход которого подключен к входу основного счетчика, генератор опорной частоты и три управляемых делителя частоты, счетпый вход первого из которых соединеи с входом неуправляемого делителя частоты, отличающееся тем, что, с целью повыщеиия быстродействия и точности вычислений, в него донолнительно введены три группы вентилей, блок вычитания импульсов и распределитель импульсов, включенный на входе блока вычитания импульсов, сигнальные входы распределителя импульсов соединены с выходами первого и второго управляемых делителей частоты, счетные входы которых подключены к выходу генератора опорной частоты, счетпый вход третьего управляемого делителя частоты соединен с выходом блока вычитания импульсов, управляющие входы каждого управляемого делителя чаетоты подключены к выходам соответствующей группы дополнительиых вентилей, сигнальные входы которых соединены с выходами основного счетчика, а входы обнуления управляемых делителей частоты, управляющие входы дополнительных групп вентилей и распределителя импульсов подключены к соответствующим выходам блока управления. 2.Устройство по п. 1, о т л и ч а ю щ е е е с я тем, что каждый управляемый делитель чаетоты содержит счетчик, регистр памяти и группу вентилей переноса, соединенную выходами е разрядными входами ечетчика, сигнальными входами с выходами регистра па-мяти, а управляющими входа.мн с выходом счетчика и выходом управляе.мого делителя частоты, причем входы регистра па.мяти подключены к управляющим входа.м управляющего делителя частоты, а вход обпуления регистра памяти и счетный вход счетчика соединеиы соответственно с входом онуления и счетным входом управляе.мого делителя частоты.