Логическое устройство для обработки информации Советский патент 1987 года по МПК G06F15/00 

Описание патента на изобретение SU1339578A1

1339578

8, блок 9 управления, Устройство по- но, с.ократить простои оборудования, зволяет подсчет стоимости заказа вес- вызванные отвлечением оператора на ти автоматизированно и, следователь- устный подсчет, 1 з.п.ф-лы, 1 ил.

1

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении автоматизированных систем управления для подключения пультов ввода данных в ЭВМ.

Целью изобретения является повьше ние быстродействия устройства.

На чертеже представлена схема устройства.

Устройство содержит коммутатор 1, адресный счетчик 2, первый блок 3 памяти, индикатор 4, второй блок 5 памяти, блок 6 ввода информации, сумматор 7, регистр 8., блок 9 управления. Блок 9 управления содержит первый одновибратор 10, первый триггер 11, первый индикатор 12, второй одно- вибратор 13, первый элемент- И 14, второй триггер 15, третий -одновибра- тор 16, второй элемент И 17, третий триггер 18, второй индикатор 19, первую схему 20 сравнения, вторую схему 21 сравнения, третий элемент И 22, процессор 23 и элемент 24 задержки,

Устройство работает следующим образом.

После включения устройства происходит начальная подготовка блоков к работе, В этом случае центральный процессор формирует сигнал Первоначальная подготовка, по которому происходит установка в О адресного счетчика 2 и сброс регистра 8, Сигнал Первоначальная подготовка поступает на все триггеры, устанавливая их в состояние О (схемы цепи ввода не показаны), Одновременно центральный процессор устанавливает сигнал Режим работы в состояние Ввод, Указанный сигнал поступает на коммутатор 1, который обеспечивает подключение адресных входов блока 5 памяти к сигналу Адрес от центрального процессора.

После этого идет запись данных в блок 5, Запись осуществляется след ующим образом. Процессор формирует код цены продукта и устанавливает этот код на входных шинах .устройства, после этого процессор вырабатывает импульс Такт записи данных, который поступает на вход Запись блока 5, Таким образом, производится запись цены первого продукта по первому адресу. Далее процессор увеличивает

адрес блока 5 на единицу, формирует цену второго продукта и вырабатьшает следующий Такт записи ДанньЕх, Аналогичным образом происходит заполнение второго адреса блока 5, По окончании ввода данных процессор переключает сигнал Режим работы в состояние Работа, По этому сигналу коммутатор 1 переходит в состояние, когда на адресный вход блока 5 подается

код адреса с блока 6 ввода информации, и устройство переходит в режим ожидания ввода заказа.

При вводе заказа в монетоприемник опускается монета (аванс) и одновибратор 10 формирует импульс, по которому триггер 11 переключается в единичное состояние. Выходной потенциал триггера управляет индикатором 12, на котором высвечивается табло с сообщением, что автомат готов к приему заказа. Одновременно потенциал поступает на вход третьего элемента И 22 и вход первого элемента И 14, Оба элемента открьшаются, и снимается блокировка.

работы устройства.

Ввод заказа осуществляется с блока 6 ввода и происходит следующим образом. Код нажатой кнопки (код кноп - ки соответствует коду продукции) поступает через коммутатор 1 на адресный вход блока 5, По этому установленному адресу на выходе блока 5 появляется код цены продукта. После этого одновибратор блока 6 ввода

формирует импульс, который через третий элемент И 22 поступает на установочный вход регистра 8, Сумматор 7 и

регистр 8 организованы таким образом, что образуют сумматор накапливающего типа. В случае нажатия кнопки блока 6 ввода происходит сложение содержимого блока 5 с содержимым регистра 8 и запись результата в регистр 8. Содержимое регистра 8 индицируется на передней панели устройства индикатором 4.

Одновременно код продукта поступает на информационный вход блока 3 памяти и при поступлении импульса от третьего элемента И 22 записьгоается по адресу, установленному адресным 2 счетчиком. После этого импульс с выхода третьего эле мента И 22 проходит через элемент 24 задержки и увеличивает содержимое адресного,счетчика 2. Таким образом, устройство ; подготовлено к приему следующего кода продукта.

Для предотвращения переполнения блока 3 введена первая схема 20 срав нения. При достижении адресньм счет- чиком 2 максимально возможной величины схема сравнения срабатьшает и блокирует работу устройства через третий элемент И 22.

После того, как весь заказ введен покупатель нажимает клавишу Набор закончен, при этом срабатьгоает одно вибратор 13 и переключается триггер 15, выход которого формирует потенциал Запрос на обмен. После приема кода - одного продукта по шине Данные процессор вырабатьшает импульс Такт посьшки данных, по которому происходит уменьшение адресного счетчика 2 на единицу и из блока 3 считывается код второго продукта.

Работа повторяется до тех пор, пока вдресньш счетчик 2 не установится в состояние О, т.е. пока не будет принята в процессор вся информа- ция о заказе. В этом случае срабатывает вторая схема 21 сравнения и сигнал с ее выхода переводит в состояние О триггех 15, что приводит к снятию потенциала Запрос на обмен.

Далее процессор формирует сигнал Вьщача жетона. По этому сигналу происходит подготовка устройства к новому циклу работы. В случае, когда заказ не может быть принят, процессор формирует импульс Сбой - отказ и импульс Первоначальная подготов-т ка. По этим сигналам сбрасьгоается содержимое адресного счетчика 2, на

0

5

. 5

о

5

0

капливающего сумматора и триггер 18 переводится в состояние 1. С выхода триггера 18 потенциал поступает на индикатор 19.

Формула изобретения

1. Логическое устройство для обработки информации, содержащее коммутатор, адресньм счетчик, блок ввода информации первый и второй блоки памяти, индикатор, , причем выход адресного счетчика соединен с адресным входом первого блока памяти, выход коммутатора соединен с информационным входом первого блока памяти и адресным входом второго блока памяти, первый информационный вход коммутатора соединен с одним выходом блока ввода информации, отличающееся тем, что, с целью повьше-. НИИ быстродействия устройства, в него введены регистр, блок управления, выход второго блока памяти подключен к первому входу сумматора, выход которого соединен с информационным входом регистра, выход которого подключен к второму входу сумматора и входу индикатора, второй информационный вход коммутатора явля ется адресным входом устройства, управляющий вход коммутатора является входом задания режима работы устройства, информационным входом которого является информационный вход второго блока памяти, вход разрешения записи которого является входом записи устройства, тактовым входом которого является вычитающий вход адресного счетчика, суммирующий вход которого подключен к первому выходу блока управления, второй выход которого соединен с входами разрешения записи первого блока памяти и регистра, входы сброса адресного счетчика и регистра подключены к третьему выходу блока управления, четвертый выход которого является выходом запроса на обмен устройства, другой выход блока ввода информации соединен с первым входом блока управления, второй вход которого соединен с выходом адресного счетчика, третий, четвертый, пятый входы блока управления являются соответственно первым, вторым, третьим входами сброса устройства, выход первого блока памяти является информационным выходом уст- ройства.

2, Устройство ho п.15 о т л и ч а ю щ е е с я тем, что блок управления содержит элемейт ИЛИ, три одно- вибратора, три триггера, два индика- тора, две схемы сравнения, три элемента И, элемент задержки, выход которого является первым выходом блока вход элемента задержки соединен с выходом третьего элемента И и является вторым выходом блока, выход первого одновибратора подключен к единичному входу первого триггера, выход которого подключен к входу первого индикатора, первому входу первого элемен та И и первому входу третьего элемента И, второй вход которого является nepBbibf входом блока, третий вход третьего элемента И соединен с выходом первой схемы сравнения, вход ко- торой соединен с входом второй схемы ср.авнения и является вторым входом блока, выход второй схемы сравнения подключен к нулевому входу второго триггера, единичный вход которого соединен с выходом первого элемента

Редактор А. Ворович Заказ 4224/40

Составитель 0. Кулаков Техред М Дидык

Корректор Н

Тираж 672Подписное

ВНИШШ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35; Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

И, второй вход которого подключен к выходу второго одновибратора, прямой выход второго триггера является четвертым выходом блока управления,инверсный выход второго триггера соединен с четвертым входом третьего, элемента И и первьм входом второго элемента И, второй вход которого подключен к выходу третьего одновибратора, единичный вход третьего триггера соединен с первым входом элемента ИЛИ и 5гвляется третьим входом блока управления, второй вход элемента ИЛИ является пятым входом блока управления, вход второго индикатора соединен с выходом третьего триггера, нулевой i вход которого соединен с выходом второго элемента И и первым нулевым входом первого триггера, второй нулевой вход которого подключен к третьему входу элемента ИЖ и является четвертом входом -блока управления, третьим выходом которого является выход элемента ИЛИ,

Корректор Н. Король

Похожие патенты SU1339578A1

название год авторы номер документа
Устройство для вывода графической информации 1987
  • Цапко Олег Николаевич
SU1437908A1
Устройство для вывода графической информации 1985
  • Вайрадян Акоп Семенович
  • Цапко Олег Николаевич
  • Шувалов Виктор Борисович
SU1339625A1
Микропрограммный процессор 1986
  • Данилин Николай Семенович
  • Мельников Владимир Алексеевич
  • Пономарев Владимир Алексеевич
  • Щербак Виктор Иосифович
  • Пересыпко Марина Викторовна
SU1365091A1
Микропрограммный процессор 1981
  • Харченко Вячеслав Сергеевич
  • Плахтеев Анатолий Павлович
  • Благодарный Николай Петрович
  • Тимонькин Григорий Николаевич
  • Ткаченко Сергей Николаевич
SU980095A1
Устройство для обработки сейсмической информации 1984
  • Черкасский Николай Вячеславович
  • Антонов Роман Осипович
  • Кондратюк Юрий Васильевич
SU1208561A1
Микропрограммный процессор со средствами быстрого прерывания 1982
  • Черевко Алексей Александрович
  • Иванов Владимир Андреевич
  • Сыров Виктор Валентинович
SU1116432A1
Устройство для контроля оперативной памяти 1982
  • Летнев Олег Васильевич
  • Шакарьянц Юрий Суренович
  • Лебедева Елена Петровна
  • Резван Валентин Алексеевич
SU1024990A1
Устройство для формирования знаков на экране телевизионного индикатора 1989
  • Колесник Юрий Васильевич
  • Гориченко Виктор Александрович
  • Тризна Леонид Никитович
  • Матвеев Станислав Анатольевич
  • Попов Сергей Григорьевич
  • Крамарева Юлия Александровна
SU1679536A1
УСТРОЙСТВО УПРАВЛЕНИЯ ПАМЯТЬЮ 1993
  • Харитонов Валерий Алексеевич
  • Олейников Алексей Владимирович
  • Тюрин Сергей Феофентович
  • Зверев Алексей Петрович
  • Гревцев Александр Михайлович
  • Яковлев Сергей Васильевич
  • Попченко Олег Григорьевич
  • Раевский Виктор Николаевич
RU2037874C1
Устройство для отображения графической информации на экране телевизионного индикатора 1987
  • Вайрадян Акоп Семенович
  • Цапко Олег Николаевич
  • Шувалов Виктор Борисович
SU1439672A1

Реферат патента 1987 года Логическое устройство для обработки информации

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении автоматизированных систем уп- . равления для подключения пультов ввода данных к ЭВМ. Целью изобретения является повышение быстродействия устройства. Устройство содержит ком- . мутатор 1, адресный счетчик 2, блоки 3, 5 памяти, индикатор 4, блок 6 ввода информации, сумматор 7, регистр со 00 со ел ас

Формула изобретения SU 1 339 578 A1

Документы, цитированные в отчете о поиске Патент 1987 года SU1339578A1

Логическое устройство для обработки информации 1973
  • Барановский Владимир Дмитриевич
  • Савин Анатолий Иванович
  • Солнцев Борис Владимирович
  • Далматкина Александра Васильевна
SU590696A1
Кипятильник для воды 1921
  • Богач Б.И.
SU5A1

SU 1 339 578 A1

Авторы

Александров Игорь Александрович

Балабанов Вячеслав Викторович

Гусельников Олег Николаевич

Плетенский Святослав Борисович

Скуратов Александр Валентинович

Сорокин Олег Витальевич

Даты

1987-09-23Публикация

1984-12-11Подача