Цифровой фазовый дискриминатор Советский патент 1987 года по МПК H03D13/00 

Изобретение относится к радиотехнике и может быть использовано в цифровых фазовых дискриминаторах и измерителях.

Цель изобретения - повышение точности.

На фиг. 1 представлена электрическая структурная схема цифрового фазового дискриминатора; на фиг. 2- схема синхронизатораi на фиг. 3 схема блока памяти.

Цифровой фазовый дискриминатор (фиг. 1), содержит первый 1 и второ 2 формирователи импульсов, первый 3 и второй 4 RS-триггеры, генератор 5 счетных импульсов, первый 6, второй 7, третий 8 и четвертый 9 элементы, синхронизатор 10, первьш 11 и второ 12 реверсивные счетчики,первый 13 и второй 14 регистры, первьй элемент ИЛИ-ИЛИ 15, пятый 16 и шестой 17 элменты И, накапливающий сумматор 18, второй элемент И-ИЛИ 19, блок 20 памяти, седьмой элемент И 21.

. Синхронизатор 10 (фиг. 2) содержит первый 22 и второй 23 счетчики, дешифратор 24, первый 25 и второй 26 триггеры, элемент И 27.

Блок 20 памяти (фиг. 3) содержит первый 28 и второй 29 триггеры и элемент И 30.

Цифровой фазовый дискриминатор работает следующим образом.

В момент пересечения входным колебанием нулевого уровня с положительной производной первый формирователь 1 вырабатывает кратковременный импульс, который закрывает Q-вы- ход первого RS-триггера 3 и открывает Q-выход второго RS-триггера 4, открывающий четвертый элемент И 9, через который счетные импульсы генератора 5 поступают на вход синхронизатора 10.

В синхронизаторе 10 с помощью первого счетчика 22 и дешифратора 24 вырабатываются k сдвинутых относительно друг друга на время квантования ut 1/Е-г импульсов, из которых с помощью первого 25 и второго 26 триггеров в кaжJдoм измерительном цикле, определяемом периодом входного колебания, формируются управляющие сигналы, а один раз за каждые m измерительных циклов с помощью второго счетчика 23 и элемента И 27 формируется сигнал опроса.

3543872

В цифровом фазовом дискриминаторе в каждом измерительном цикле формируются два мерных импульса. Первый,

11 Ч о.

длительностью ъ,;

пропорциональной фазовому сдвигу входного колебания ср,. относительно

опорного tfo , формируется с помощью первого 1 и второго 2 формирователей на Q-выходе первого RS-триггера 3 и, проходя через открытый первый элемент И 6, открывает второй элемент И 7, через который счетные импульсы генератора 5 поступают на вход первого реверсивного счетчика 11, в который перед каждым измерительным циклом с помощью управляюш 1Х

импульсов синхронизатора 10, поступающих на соответствующие разряды первого реверсивного счетчика 11, записывается в обратном коде число -NO/2 -f(;/2fg , соответствующее фазовому сдвигу входного колебания на - F „ В результате по окончании счета в первом реверсивном счетчике 11 в J-M измерительном цикле остается число

i UN,. f€r(l,j -1/2f,) N,j ,

пропорцио-нальное фазовому рассогласованию входного колебания относительно опорного.

Повышение точности измерения фазовых сдвигов сигнальной составляющей входного колебания относительно опорного достигается за счет весового усреднения j-x замеров фазовых рассогласований. Для реализации процедуры весового усреднения, во-первых, на выход выдаются только те отсчеты, которые соответствуют наличию сигнальной составляющей во входном колебании, во- торых, при ее наличии в цифровом коде формируется сигнал, характеризующий относительную величину этой составляющей во

входном колебании, т.е. отношение сигнал/шум.

С целью повышения точности измерения фазы входного сигнала на Q-выоде второго RS-триггера 4 формируется второй мерный импульс, длительность которого с точностью до k пеиодов частоты счетных импульсов равна периоду входногсэ колебания 1/f(,-k/fT. Этот импульс . открываёт третий элемент И 8, через который счетные импульсы генератора 5 поступают на счетный вход второго реверсивного счетчика 12, в который перед каждым измерительным циклом с. помощью управляющих сигналов синхронизатора Ю также записывается в обратном коде число - N -( /fg-k), соответствующее с точностью до k периодов частоты f периоду опорного колебания В результате по окончании счета в реверсивном счетчике 12 в J-M измерительном цикле формируется число

-UN,

2)

ft;(,

) N,j -N

пропорциональное отклонению частоты

входного колебания относительно частоты опорного колебания. Эти числа С помощью управляющих сигналов синхронизатора 10 записываются во второй регистр 14, на Q-выходах которого формируется модуль числа в прямом коде или модуль числа - 4N при поступлении его на вход второго регистра 14 в обратном коде. С помощью первого элемента И-ИЛИ 15, пятого 16 и щестого 17 элементов И и управляющих сигналов синхронизатора 10 на выходе первого элемента И-ИПИ 15 формируется модуль выходного числа ( ), который поступает на установочные входы накапливающего сумматора 18 и с помощью управляющих сигналов синхронизатора 10 заносится в него, суммируясь с имеющимся в нем числом. В результате за m измерительных циклов в нем формируется число

m

N„ 11 (AN,;), j-t

соответствующее среднему значению модуля производной фазы входного колебания, величина которого в достаточно большом диапазона пропорциональна отношению сигнал/шум во входном колебании. Для гауссовых случайных величин (среднего значения модуля производной фазы), получаемых в результате суммирования нормально распределенных с конечной дисперсией элементарных выборок, в силу закона больших чисел вероятность ложнбй тревоги при принятии решения о наличии сигнальной составляющей во входном

колебании of. и пропуска правильного решения / определяется выбранным интервалом оценки, пропорциональным

числу Nnop

m, и порогом принятия рещения

ot

4 -Nnop ч

I Г Ч 1ST

-даб„

Р

1-F( л|т 65

),

где F - табулированные значения 15 . интеграла вероятностей.

При превьппении числом N заданного порогового уровня, величина которого N„00 формируется на выходе накапливающего сумматора 18, подклю- 20 ченного к входам второго элемента И-ИЛИ 19, на его выходе с помощью управляющих сигналов синхронизатора 10 формируется импульс j поступакнций в блок 20 памяти, который устанавли- 25 вает второй триггер 29 в единичное

состояние, закрывая своим Q выходом второй элемент И 21, в результате чего управляющий сигнал от синхрони- . затора 10 не проходит на опросный

30 вход первого регистра 13 и не записывает в него выходное число - &N,; первого реверсивного счетчика 11. Если число N меньше заданного порога N пор то упра.вляющий импульс от син35 хронизатора 10 не проходит на выход второго элемента И-ИЛИ 19. Второй триггер 29, переведенньй управляющим сигналом синхронизатора 10 в нулевое состояние, своим Q-выходом открывает

40 элемент И 30, через который проходит управляющий сигнал синхронизатора 10, и переводит первый триггер 28 в нулевое состояние, открывая седьмой элемент И 21 и разрешая передачу

45 выходного числа bN,; из первого реверсивного счетчика 11 в первый регистр 13. Этот же импульс обнуляет накапливающий сумматор 18 и второй счетчик 23 синхронизатора 10.

50 Повышение точности измерения фазы входного сигнала происходит за счет исключения из выходного потока текущих замеров фазы входного колебания серий аномальных отсчетов фазы, соgg ответствующих отсутствию в этом колебании сигнальной составляющей, и измерения отношения сигнал/шум при наличии в нем сигнальной составляющей. При этом достоверность принятия правильного решения о наличии во входном колебании сигнальной составляющей

Q .1-(ot + /J)

и точность оценки отношения сигнал/ /шум входного колебания

1/6

Sm

4 /cj|j

достаточно быстро растут с увеличением числа m независимых отсчетов фазы выходного колебания относительно опорного.

Формула изобретения

Цифровой фазовый дискриминатор, содержащий последовательно соединенные первый формирователь импульсов, первый RS-триггер, первый элемент И и второй элемент И, второй формирова- тель импульсов, выход которогоссоеди- нен с другим входом первого RS-триг- гера, второй RS-триггер, первый вход которого соединен с выходом первого формирователя импульсов, третий элемент И, первый вход которого соединен с инверсным выходом второго RS-триггера, первый реверсивный счетчик, информационный вход которого соединен с выходом второго элемента И, второй реверсивный счетчик, информационный вход которого соединен с выходом третьего элемента И, а также блок памяти и первой и второй регистры, информационные входы которых соединены с выходами первого и вторбго реверсивных счетчиков соответствен- но, отличающийся тем, что, с целью повьшения точности, введены четвертый элементы И, первый вход которого соединен с прямым вы10

15

20

54387 :°

ходом второго RS-триггера, генератор - счетных импульсов,выход которого соединен с вторыми входами второго, третьего и четвертого элементов И, последовательно соединенные пятый элемент И, первый вход которого соединен с первым прямым выходом второго регистра, первый элемент И-ИЛИ, второй и третий входы которого соединены соответственно с вторым прямым и первым инверсным выходами второго регистра, накапливающего сумматора и второго элемента И-ИЛИ, выход которого соединен с первым входом блока памяти, шестой элемент И, первый вход которого соединен с вторым инверсным выходом второго регистра, а выход соединен с четвертым входом- первого элемента И-ИЛИ, седьмой элемент И, первый вход которого соединен с выходом блока памяти, а выход соединен с управляющим входом первого регистра, и синхронизатор, вход которого соединен с выходом четвертого элемента И, первый выход соединен с управляющим входом второго регистра, второй выход соединен с вторым входом шестого элемента И, объединенного с вторым входом пятого элемента И, третий выход соединен с вторым входом накапливающего сумматора, .четвертый выход соединен с вторым входом второго элемента И-ИЛИ, пятый выход соединен с вторым входом седьмого элемента И, шестой вы- - ход соединен с управляюш;ими входами первого и второго реверсивных счет-- чиков, седьмой выход соединен с вторым входом второго RS тpиггepa и с установочными входами первого и второго реверсивных счетчиков, а восьмой выход соединен с вторым входом блока памяти и с третьим входом накапливающего сумматора. 45

25

30

35

40

z

10

го

у

a

2

Lfi

Фиг.г

Редактор В.Петраш

Составитель Э.Борисов

Техред И.ВересКорректор М.Пожо

Заказ 5712/53

Тираж 900Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Фиг.Ъ

Изобретение относится к радиотехнике и обеспечивает повышение точности. Цифровой фазовый дискриминатор содержит формирователи 1,2 импульсов, RS-триггеры 3,4, генератор 5 счетных импульсов, элементы И 6-9, 16, 17, 21, синхронизатор 10, реверсивные счетчики (PC)11, 12, регистры 13, 14, элементы И-ИЛИ 15, 19, накапливающий.сумматор 18, блок 20 памяти. В каждом измерительном цикле (ИЦ) формируют два мерных импульса (МИ). Первый МИ имеет длительность, пропорциональную фазовому сдвигу входного колебания относительно опорного. Он формируется с помощью формирователей 1,2, RS-триггера 3, элементов И 6,7, генератора 5 и PC 11, в котором после окончания счета останется число, пропорциональное фазовому рассогласованию. Для повышения точности измерения фазы входного сигнала формируется второй МИ. Формирование его осуществляют RS-триггер 4, элемент И 8, генератор 5 и PC 12, в котором после окончания счета будет число, пропорциональное отклонению частоты входного колебания относительного опорного. В накапливающем сумматоре 18 за m ИЦ формируется число, соотв. среднему значению модуля производной фазы входного колебания. Это значение используется для исключения аномальных отсчетов. соотв. отсутствию в этом колебании сигнальной составляющей, и измерения отношения с/ш при наличии сигнальной составляющей. 3 ил.. С S (Л со ел со 00