Устройство для программного управления Советский патент 1987 года по МПК G05B19/18 G06F9/06 

1

Изобретение относится к вычислительной технике и может быть использовано для решения логических задач по временным булевым функциям в устройствах отправления и автоматики.

Целью изобретения является повы- шенне быстродействия устройства.

На чертеже приведена функциональная схема предлагаемого устройства.

Устройство содержит генератор 1 импульсов, блок 2 коммутации состоящий из пятого 3 и шестого 4 элементов И, третьего элемента 5 задержки и триггера 6 блок 7 памяти началь- ных условий, состоящий из счетчиков 8 адреса и узла 9 памяти, блок JO памяти контрольной информации, состоящий из счетчика 11 команд и узла I2 памяти, дешифратор : 13, третий эле - мент И 14, блок 15 элементов И, вторые элементы И 16, 17, элемент ИЛИ 18 второй элемент 19 задержки, регистр 2 памяти, логический блок 21, состоящий из блока 22 сравнения и первого элемента И 23, узел 24 установки начальной информации, состояш 1й из четвертого элемента И 25 и второго элемента Ш1И 26, первый элемент 27 задержки .

ycTpoj icTBo работает следующим образом.

Произзодится начальная установка всех элементов в исходное состояние (па чертенке цепь начальной установки не показана), при этом триггер 6 устанавливается в единичное положение, на входе элемента И 3 - разрешающий потенциал.

Ген4 ратор 1 импульсов вырабатывает импульсы, которые поступают на вторые входы элементов И 3,4. С выхода элемента И 3, управляемого с единичного плеча триггера 6, импульс поступает через элемент 5 задержки на вход установки триггера 6 в нулевое положение, тем самым на выходе элемента И 3 образуется одиночный импульс, который, поступая на установочный вход счетчика 11 команд, управляющий вход блока 10 памяти контрольной информации, записывает в него с узла 9 памяти блока 7 памяти начальных условий информацию о начальном адресе первой переменной решаемой

1 01-ГЬЮНКЦИИ.

В узел 12 памяти блока 10 памяти контрольной информации последовательно по адресам записаны команды, со87722

стоящие из адреса входа (.входного элемента И), адреса выхода устройства и признака инвертирования входной пеаеменной. Дещифратор 13 преобразует код выбранного адреса в управляющий сигнал, подаваемый на входы соответствующих элементов И 14-16. Одновременно сигнал признака инвертирова- 0 ния входной переменной подается на первый вход блока 22 сравнения. Вход- Hb.ie переменные, закодированные цифрами

О

1 , поступают на информа5

0

0

5

ционные входы устройства непосредственно с датчиков.

Наряду с входными переменными на вход элемента И 14 подается сигнал с выхода элемента 19 задержки, на входы блока 15 элементов И - с выхода регистра 20 памяти. По сигналу с дешифратора 13 открывается один из входных элементов И 16, входная переменная через элемент ИЛИ 18 поступает на второй вход блока 22 сравне- 5 кия. Если входная переменная совпадает с сигналом признака инвертирования входной переменной, то на выходе блока 22 сравнения образуется разреша- Ю1ЦИЙ потенциал, которьй поступает на второй вход элемента И 23. Выход Признак инверсии блока 10 памяти контрольной информации подключен к инверсному входу элемента И 23 для предотвращения его ложного срабатывания при определении результата решения конъюнкции. С выхода генератора импульс через элемент 27 задержки, обеспечиваюш 1й исключение влияния разбора параметров срабатывания элементов, поступает на первый вход элемента И 21. При наличии разрешающего потенциала на втором входе элемента И 23 импульс через элемент ИЛИ 26 изменяет адрес счетчика 8 адреса, блока 7 памяти начальной информации ва последующий и переводит триггер 6.

В узле 9 памяти последовательно по адресам записаны команды, состоящие из начальных условий решаемых конъюнкций.

При приходе следующего импульса с генератора 1 импульсов на выходе элемента И 3 вырабатывается сигнал, который производит запись информации о начальных условиях следующей конъюн- кции блока 7 памяти начальных условий Е счетчик 11 команд блока 10 памяти контрольной информации, производится решение следующей конъюнкции.

0

5

0

5

31

Если входная переменная не совпадает с сигналом признака инвертирования входной переменной, то. на выходе элемента И 21 вырабатывается занреп( потенциал, и импульс с элемента 27 задержки на счетчик 8 адреса блока 7 памяти начальных условий не воздействует, т.е. сохраняются условия для дальнейшего решения конъюнкции.

Импульс 1 с генератора 1 импульсов через элемент И 4 коммутатора (2) поступают на счетный вход счетчика 11, При соответствии п переменных, сос- тавляюиц х конъюнкцию, с признаком инвертирования входной переменной по око1гчании решения конъюнкции с блока 10 памяти контрольной информа ции на соответствующем выходе дешифратора 13 появляется сигнал результата логического умножения. Импульс с генератора 1 импульсов через элемент 27 задержки, элемент И 25 (на другом входе которого - разрешаюи1ий потенциал с выхода Признак инвертирования блока 10 памяти контрольнор информации), элемент ИЛИ 26 поступает на счетный вход счетчика 8 и на вход установки в I триггера 6. Этим подготавливаются условия для установки последующим импульсом с генератора 1 импульсов начальш1 х условий следующей кокьюнкции.

Так, для решения функций типа

Э, , Я.

а,

1 П

,

.а.

где а

..а, - код адреса входной

переменной;

К,....К„ - вычисляемые функции, в блок 7 памяти начальных условий записаны коды начала вьгчислепи; (а, ...а,), а в блок 10 памяти контрольной информации - адреса входных переменных для каждой функции . . .F с учетом признака инвертирования.

Устройство проверяет все элементарные произведения, составляющие функцию. Если хотя бы одно из них равно 1, то на выходе дешифратора 13 появляется сигнал, включаюищй исполнительное устройство.

Элемент 19 задержки позволяет про- извод1- ть решение функций в реальном масштабе времени.

Регистр 20 памяти используется для хранения решенных функций (частей функций), которые могут быть применены для решения других функций.

0

0

0

Формула изобретения

Устройство для программного управления, содержащее генератор импульсов, подключенный выходом через первый элемент задержки к первому входу первого элемента И, блок памяти контрольной информации, соединенный выходом Признак инвертирования

5 с первым входом блока сравнения, выходами Адрес входа - с первыми входами дешифратора, а выходом Признак выхода - с вторым входом дешифратора, подключенного первой группой выходов к первым входам соответствующих вторых элементов И, второй элемент задержки и регистр памяти, соединенные выходами соответственно с первым входом третьего элемента И и

5 с первыми входами блока элементов И, выходы вторых элементов И, третьего элемента И и блока элементов И подключены к входам первого элемента ИЛИ, соединенного выходом с вторым вхо0 дом блока сравнен1 я, подключенного выходом к второму входу первого элемента И, вторые входы вторых элементов И, третьего элемента И и блока элементов И являются информационными входами устройства, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены блок памяти начальных условий, второй элемент ИЛИ, четвертый элемент И, триггер, третий элемент задержки, пятый и шестой элементы И, подключенные первыми входами к выходу генератора импульса, вторыми входами - соответственно к прямому и инg версному выходам триггера, а выходами - соответственно к управляющему и информациошюму входам блока памяти контрольной информации, связанного выходом Признак выхода с третьим (инверсным) входом первого элемента И и с первым входом четвертого элемента И, подключенного вторым входом к выходу первого элемента задержки, а выходом - к первому входу второго элемента ИЛИ, соединенного вторым входом- с выходом первого элемента И, а выходом - с информационным входом блока памяти начальных условий и с единичны - входом триггера.

0

5

5 1348772в

подключенного нулевым входом к выхо-группа вторых выходов дешифратора подду третьего элемента задержки, свя-ключена соответственно к входам втозанного входом с управляющим входомрого элемента задержки и управляющеблока памяти контрольной информации,му входу регистра памяти, группа

подключенного адресным входом к вы- третьих выходов дешифратора является

ходу блока памяти начальных условий,управляющими выходами устройства.

Изобретение относится к вычислительной технике и может быть использовано для решения логических задач по временным булевым функциям в устройствах управления и автоматики. Цель изобретения - повышение быстродействия устройства. Устройство содержит генератор 1 импульсов, пятый и шестой элементы И 3,4, третий элемент задержки 5, триггер 6, блок памяти 7 начальных условий, блок 10 памяти контрольной информации, дешифратор 13, третий элемент И 14, блок элементов И 15, вторые элементы И 16 и 17, первый элемент ИЛИ 18, блок 22 сравнения, первый элемент И 23, четвертый элемент И 25, второй элемент ИЛИ 26, первый элемент задержки 27. Устройство позволяет управлять исполнительными элементами в соответствии с результатами контроля входной информации. 1 ил. С/)