Устройство для логического управления Советский патент 1983 года по МПК G06F9/00 

(54) УСТРОЙСТВО ДЛЯ ЛОГИЧЕСКОГО УПРАВЛЕНИЯ

Изобретение относится к решающим устройствам и может быть использовано для решения логических задач по временным булевым функциям в устройствах управления и автоматики.

Известно логическое устройство, содержащее программный и логический блок, состоящий из сдвигающего регистра, злементов И,|ИЛИ, реле времени, дешифратора команд, инвертор входной переменной 1. . . : ;

Одн ако устройство характеризу ря большим объемом.программы и низким быстродействием. .

Наиболее близким к предалагаемому по технической сущности является логическое устройство, содержащее программный блок, дешифратор команд, входные и выходные злементы И, эле:менты ИЛИ, элемент НЕ входной переменной, сдвигающий регистр, элемент И, логический блок, реле времени, элемент памяти, элемент НЕ, элемент И, триг.гер установки сдвигаклцего регистра, формирователь синхроимпульса, генератор импульсов, накопитель программ f2j .,

Однако при решении конъюнкции с п числом переменных необходимо иметь регистр сдвига на п разрядов и п

элементов И, подключенных к регистру сдвига. Это вызывает увеличение объема аппад)атуры, что снижает надёжность логического устройства.

Цель изобретения - сокращение объема аппаратугял и повышение надежности устройства.

Поставленная цель достигается тем, что в устройстве, содержащем

Ш последовательно соединенные программный блок, состоящий из последовательно соединенных генератора импуль;Сов и блока памяти,дешифратор Команд, первая и втора группы выходов кото15рого подключены соответственно к первым входам входных элементов И группы и выходных злементов И группы, вторые входы выходных элементов и группы и последнего входного эле20мента И группы подключены к выходу блока логического умножения, содержащегю элемент НЕ и элемент И, вто рой вход первого входного элемента И группы подключен через реле времени

25 к выходу первого выходного элемента И группы, второй вход входного элемента И группы подключен через узел памяти к выходу второго выходного элемента И группы, вторые входы 30 всех последующих входных злементов И

группы, кроме последнего, подключены к входам переменных устройства, выходы входных элементов И группы соединны с входами элемента ИЛИ, выход которого подключен к первому входу Элемента НЕ блока логического умноже|Нггя,; второй вход которого подключен к выходу признака инвертирования бло памяти программного блока, выход первого разряда адреса которого подключен к первому входу первого злемента И и через элемент НЕ - к первому входу второго элемента И, вто- рыё1 входы первого и второго элементов И подключены к выходу формирователя синхроимпульса, вход которого подключен к выходу генератора импульсов программного блока, выходы первого и второго элементов И подключены к соответствующим входам триггера, единичный выход триггера подключен к входу формирователя импульса, выходы выходных элементов И группы, кроме первого и второго, являются выходами устройства, блок логического умножения содержит два счетчика и схему сравнения выход ко торой подключен к выходу блока.логического умножения, первый и второй входы схемы сравнения подключены к выходам первого и второго счетчика соответственно, выход формирователя синхроимпульса подключен к счет ному входу первого счетчика и к первому йходу элемента И, второй вход крторого подключен к выходу элемента НЕ, выход элемента И подключен к счетному входу второго счетчика, -управляемые входы первого и второго счетчиков подключены к вызводу первого разряда сцфеса блока памяти программного: блока, входы установки первого и второго счетчиков подключены к выходу формирователя импульса.

На чертеже приведена структурная схема устройства.

Устройство содержит программный блок 1, состоящий из генератора 2 игетульсов и блока 3 памяти,дешифратор 4 команд, входные элементы И 5-9 группы, выходные элементы И 10-13 группы, элемент ИЛИ 14, блок 15 лон ического умножения, состоящий иэ элемента НЕ 16, элемента И 17, счетчика 18, счетчика 19, схемы 20 сравнения, реле 21 времени, узел 22 памяти, триггер 23, формирователь 24 импульсов, формирователь 25 син чхроимпульса,элемент НЕ 26, элементы И 27 и 28.

Устройство работает следующим образом.

Генератор 2 импульсов программного блойа 1 управляет работой блока 3, который вырабатывает команду, состоящую из адреса входного и выходного элемента И и признака инвертирования входной переменной. Дешифратор

4 команд преобразует код выбранною адреса в управляющий сигнал, подаваемый на входы соответствующих элементов И 5-13. Одновременно сигнал инвертирования входной переменной подается в блок 15 на управляющий вход элемента НЕ 16, .формирователь 25 формирует синхроимпульс. Входные переменные, закодированные цифрами О и поступают на входы элементов И 7 и 8, системы обегающего контроля или непосредственно с датчи|рв. Наряд с входными переменными на вход элемента И 5 подается сигнал с выхода реле 21 времени, на вход элемента И 6 - с выхода узла 22 памяти, а на вход элемента И 9-13 - с выхода блока 15. По сигналу с дешифратора 4 команд открывается один из входных элементов И 7 и В., входная переменная через элемент ИЛИ 14 и элемент НЕ 16 поступает на вход элемента И 17. С выхода формирователя 25 импульс синхронизации поступает на счетный вход счетчика 19 и через элемент И 17, управляемыйвходной переменной, на счетный вход счетчика 18. Сигнал с прогргиимного блока 1 (первый разряд кода адреса) разрешает запись в счетчики 18 и 19, выходы которых подключены соответственно к входу схемы 20 сравнения. Таким образом, счетчик 18 определяет число входных переменных, а счетчик 19 - число тактов, вырабатываемых генератором 2 импульсов, нeoбxoди вJx для управления работой блока 3. Так, при решении конъюнкции, состоящей из п числа переменных, необходимо п тактов управления блоком.3, это- число и записывается в счетчик 19, а в счетчик 18 записывается п число перемен х в эависимотси от признака инвертирования входной переменной

После окончания решения конъюнкции по команде с блока 3 открывается один из выходных элементов И 10-13 и на их выходах по:является сигнал результата логического умножения, выполненной схемой20 сравнения над числами, записанными в счетчиках 18 и 19.

Описанным выше способом проверяются все элементарные произведения, составляющие функцию., и если хотя бы одно иэ них равно 1, то на выходах выходных элементов И 10-13 появляется сигнал, включакяций исполнительное устройство. Сигнсш с блока 3, разрешющий запись в счетчики 18 и 19, поступает также на элемент И 28 и через элемент НЕ 26 на элемент И 27. На вторые входы элементов И 27 и 28 подается синхроимпульс с формирователя ,25, Выходы элементов И 27 и 28 подключены соответственно ко входам Уст. О и Уст, триггера 23. Таким, 9бразом, по приходу -синхроимпульса триггер 23 устанавливается в состояние, которое -определяется fttaчением первого разряда кода адресе. Следовательно; при решении конъюнк 1ДИИ триггер 23 находится в единичном состоянии а при шядаче результатов в нулевом. Сигнал с е ничного щхода триггера 23 поступает на формиро ватель 24 импульсов/ котор гЛ формирует илшульс устгшовкй. счетчиков 18 Vi 19 по переднему 4ФОНТУ входного сигнала. По началу вычисления новой конъюнкции сфор1И1и рованный импульс устгшавливает все разряди счетчиков 18 и 19 в исходное (нулевое) состояние Таким образом, введение новых блоков позволяет уменьшить объем аппаратурм и повысить надежность работы .устройства за счет уменьшения коли- чества разрядов при вычислении конъюнкФормула изобретения Устройство для логического управления, содержащее йоследовательно соединенные программный блок, состоящий из последовательно соединенных . Генератора и блока пгшяти; дешифратор комайд, первая и вторая группы Ш91ходов которого подключены ссютветственно к первым входам вхОд ных элементов И группа и таосодных элементов И группы, вторые входы выт ходных;элементов И группы.и последвего входного элемеита И группы подколочены к выходу блока логического жения,содержащего элемент НЕ и элемент И,второй вход первого входного элемента И группы подк пючен через реле времени к выходу первого выхЬднО го элемента И группы, ззторой вход второго Входного элемента И группы подключей через узел памяти к выходу . второго выходного эл1 4ента И группы, входа всех последупцих входных элементов И группы, кроме последнего, подключены к входам пере- менных устройства,; выходы вэюднше элементов И групгш соединены с входами элемента- ИЛИ, выход которого подключен к первому входу элемента НЕ блока логического умножения, второй вход которого подключен к шисоду при.з нака инвертирования блока памяти f программного блока, выход первого раа ряда которого подключен к первому входу первого элемента И и через НЕ - к первому входу второго элемента и,-вторые входы Первого и второго элементов И подключены к выходу формирователя синзфоимпульса/ вход которого; подключен к выходау генератора импульсов программного блока, выходы первого и второго элементов И подключены к соответствуюцим входил триггера, единичный выход т4 иггера подключен к .входу формирователя импульса, выходы выходшых.элементов И группы, кроме первого и второго, являются выходами устройства, о т л и ч а ю ц еее я , что, с целью уменьшеиия объ&ла аппаратуры и погашения надеж ности, блок логического умножения содержат дВа счетч1та и схему сравнения, внход которой подключен к выходу блока логического умножения, первый и -втсфой входы схемы срявнения подключены к выходам первого и BTOpord счетчика соответственно, выход формщюв теля синхроимпульса подKJB04eH к сфетвому входу первого счетчика и к входу элемента И, второй вход которого подключен к выходу элеисевФа.ИБ, выход И i подключен к счетному входу второго счетчика, управляемые входы первого и второго сметчиков подключены к выходу первого разряда адреса блока памяти про1ра шиого блока, входы ус-, тшовки п фвого и второго счетчиков подкгаогчены к шоходу формирователя импульса. . Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР I 189630, кл. G 06 F 9/06, 1д64. 2.Авторское свидетельство СССР 591858,л, G 06 F 9/06, L прототип).