Устройство для управления системой обегающего контроля Советский патент 1986 года по МПК G06F9/06 

рой вход которого подключен к входу разрешения вьщачи бцока логического умножения, выход элемента И подключен к входу сброса триггера, вход данных которого подключен к ши не логической единицы, вход начальной установки триггера подг слючен к

Изобретение относится к вьиисли- тельной технике и может быть исполь™ зовано для решения логических за дач по. временным булевым функциям в устройствах управления и автоматики

Цель изобретения - сокращение объ ема аппаратуры.

На чертеже приведена структурная схема устройства.

Устройство содержит блок 1 формирования контрольной информации, сое стоящий из генератора 2 импульсов и узла 3 памяти| дешифратор 4;входные элменты И 5-9 группы; выходные элементы И 10-13 группы; элемент ИЛИ 14;, блок 15 логического умножения, состоящий из схемы 16 сравненияS элемента И 7, D-триггера 18; реле 19 времени; узел 20 памятиJ элемент 2 задержки.

Устройство работает следующим образом.

Производится начальная устаи овка всех элементов в исходное состояние (цепь начальной установки не показана, при этом D-триггер 18 устанавливается в единичное положение, а на выходе блока 15 - разрешающий потенциал. Информационный D-вход В-триггера I8 подключен к логической единице.

Генератор 2 импульсов блока 1 вырабатывает импульсы, которые поступают на узел 3 памяти блока контрольной информации, 3 ячейках которого последовательно по адресам записаны команды, состоящие из адреса входного и выходного элементов И и признака инвертирования входной переменной. Дешифратор 4 преобразует код выбранного адреса в управляющий сигнал, подаваемый на вход1з1 соответствующих элементов И 5-13. Одновременно сигнал признака инверти211 723

входу начальной установки устройства, вход синхронизации триггера подключен к входу установки блока логического умножения , выход триггера подключен к вы- ходз блока norH iecKoro умноке- ния.

Г

5

5

0

рования входной переменной подается на первый вход схемы 16 сравнения. Входные переменлые. закодирОк-;аиныг цифрами О и 1. поступают на вхо- ДД элементов И 7 и 8 гкстегф обегав- ,ш,его контроля ил:и кепосредственно с датчш ов ,

Наряду с входными переменными на вход элемента И 5 подается сигнал с вькода реле 19 времени, на вход элемента И 6 - с выхода узла 20 памяти. По сигналу с дешифратора 4 открывается один из входных элементов Я 7 и 8, входная переменная через элемент ЮШ 14 на . второй вход схемы 16 сравнения. Если Бкодная переменная совпадает с сигналом признака инвертирования входной переменнойJ то на выходе схемы 16 сравнения образуется разрешаю- щкк потенциал, который поступает f- a первый вход элемента И 17.

С выхода генератора 2 импульсов шчлульс через элемент 21 задержки, обеспечивающей исключение влияния разброса параметров срабатывания элементов 5 поступает на второй вход элемента И 17„ При наличии разрешающего потенциала на первом входе элемента И 17 импульс устанавливает П- григгер 18 в нулевое состояние

Если входная переменная не совпадает с сигналом признака инвертиро- вания входной переменной, то на первом входе элемента И 17 - запрещающий потенциал и импульс с элемента 21 задержкт,: на D-триггер 18 не воздействует, т.е. на выходе блока 15 .чОл ического уъ Шожения сохраняется р-азрешаюший потенциал.

Так, при решении конъюнкции состоя1цей из п числа переменных, при соответствии входной перш- енной и признака инвертирования.входной пв

31

ременной D-триггер 18 в нулевое состояние не устанавливается, а остается в единичном.

После окончания решения кснъганкг ции, определяемого значением первого разряда кода адреса, по команде с узла 3 памяти открывается один из выходных элементов И 10-13 и на выходах появляется сигнал результата логического умножения, выполненный схемой 16 сравнения и элементом И 17 над р-триггером 18.

При решении следующей конъюнкции первый разряд кода адреса блока 1 устанавливается в исходное состояние и своим фронтом устанавливается D-триггер 18 в единичное состояние.

Описанньм способом провер потск все элементарные произведения, со34

ставляющне ,( и если хотя бы одно из Hirx равно 1, то на выходах элементов И 10-13 появляется сиг нал, включающий исполнительное уст- ройство.

Реле 19 времени позволяет производить решение функций в реальном масштабе времени.

Узел 20 памяти используется для хранения каких-либо решенных функ- шгй (частей функций, которые могут быть пр1- менены для решения других функций.

Таки-м образом,, введение новых блоков позволяет уненътптъ объем аппаратуры и повысить надежность работы устройства за счет уменьшения количества разрядов при вычислении конъюнкции,

S

m

4

У ,W

u

/4

Составитель C.Kypom Редактор Н.Швыдкая Техред Т.ТулккКорректор Л, Пилипенк р

Заказ 641/53Тираж 673Подписг ое

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раузаская наб. , д. 4/5

Филиал Ш1П Патент, г.Ужгород, ул,Проектная,4