Устройство для отображения информации Советский патент 1987 года по МПК G06F3/153 

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам для вывода информации на экран электронно-лучевой трубки (ЭЛТ), и может быть использовано для отображения информации о ходе технологических процессов и при построении многоплановых изображений.

Цель изобретения - повьшение быстродействия устройства.

На фиг.1 представлена блок-схема устройства; на фиг.2 - схема блока микропрограммного управления на фигоЗ - схема блока сопряжения.

Устройство для отображения инфор мадии сожержит блок I сопряжения, синхронизатор 2, вычислитель 3 прира- щени координат, формирователь 4 видеосигналов, блок 5 микропрограммного 20 ВС i в БМПУ 5 подается информауправления, формирователь 6 развертки, дешифрат оры 7, блоки 8 памяти, блоки 9 приоритета, блок 10 постоянной памяти. Блок 5 содержит (фиг.2) первый дешифратор 1, трети г блок 12 памяти, первьпЧ счетчик 13, второй триггер 14, первый триггер 15, второй дешифратор 16,, третий триггер 17,рас пределитель 18 импульсов, второй счетчи7-: 19, первый блок 20 памяти, второй блок 21 памяти.

Блок 1 сопряжения (фиг.З) включает регистр курсора 22, адреса 23, , данных 24 микропрограмм 25, команд 26 и состояния 275 сумматор 28 и блок 29 памяти.

Устройство работает следующим образом.

Работа устройства происходит в двух режимах - программирования и ре- ге 1ерации изобралсения. В резкиме программирования изображения через информационный вход устройства информация . постз пает в блок 1 сопряжения (БС) синхронизатор 2. По информации по- ступа ощей с внешнего устройства, синхронизатор вырабатывает управляющие сигналы для работы блока 5 мг-ткропрог раммного. управления (БМПУ) и.БС 1, БС 1 обеспечивает хранение информа- цки, поступающей с внешней: шины. Информация записывается в соответствую- щие регистры.

С вьпсода кода курсора БС 1 снимаются адреса для блоков 8 памяти. На первый ннформационньй вход В1ШУ 5 с блока сопряжения поступает информация об изменении положения курсора. По первому выходу БС 1 в вычис-гшция в виде кода операции (очистка, запись, чтение). По выходу кодов состояния устройства БС 1 в дешифрато-л ры 7 и блоки 9 приоритета поступает 25 информпция о номере блока буферной памяти, приоритет, мерцание. По первому управляющему выходу БС 1 в БМПУ

5подается сигнал о принадлежности информации к алфавитно-цифровой,мне,30 посимвольной5 графической или полуто - новой. Передача информации в устрой-; ство происходит 16-разрядными словами , Старщий разряд включает информацию о выполнении или невыполнении

35 микрокомандЫо Разряды 11-14 несут ин- формацио для управления регистрами БС К Управляющие,сигналы на БС 1 и БМПУ 5 поступают с синхронизатора 2, Информация об операциях с графи40 ческими изображениями, а также описание образующей графической информации поступают в ВПК 3 приращения координат на первый и второй информационные вкоды, С выхода кода курсора БС 1 в

45 блоки 8 памяти поступает информация

06адресах образующ.х в поле памяти, а признаки для блоков памяти поступа ют по второму выходу кода данных БС 1

Информация о графическом изображе - r;Q НИИ поступает на первь й и второй информационные входы ВПК 3. В последнем происходит вычисление приращения коор динат образующей по координатам X и Y, а также округление координат обра- gg зующей до ближайшего узла .целочисленной решетки телевизионного растра, БМГГУ по заложенной программе управляет работой регистров БС, управляющие сигналы для которых поступают по вытель 3 приращения координат (ВПК) поступает информация о связи между предыдущей и последующей образующей (символа), По второму выходу кода данных БС 1 в блоки памяти 8 поступают- данные о признаках отображаемой информации (цвет тип символа) и данные о границе окрашенной поверхности.

По выходу кодов микропрограмм в ВПК 3 подаются данные о повороте G и масштабе М, а в блок микропрограммного, управления - данные о направлении движения курсора,

По второму управляющему выходу в БМПУ 5 поступает информация о конце записи (длина записи L 0), а по тактовому входу из БМПУ 5 - сигнал (L - 1) в БС 1. По выходу кодов коия в виде кода операции (очистка, запись, чтение). По выходу кодов состояния устройства БС 1 в дешифрато-л ы 7 и блоки 9 приоритета поступает информпция о номере блока буферной памяти, приоритет, мерцание. По первому управляющему выходу БС 1 в БМПУ .

подается сигнал о принадлежности нформации к алфавитно-цифровой,мнеосимвольной5 графической или полуто - новой. Передача информации в устрой-; ство происходит 16-разрядными словами , Старщий разряд включает информацию о выполнении или невыполнении

микрокомандЫо Разряды 11-14 несут ин- формацио для управления регистрами БС К Управляющие,сигналы на БС 1 и БМПУ 5 поступают с синхронизатора 2, Информация об операциях с графическими изображениями, а также описание образующей графической информации поступают в ВПК 3 приращения координат на первый и второй информационные вкоды, С выхода кода курсора БС 1 в

блоки 8 памяти поступает информация

06адресах образующ.х в поле памяти, а признаки для блоков памяти поступа ют по второму выходу кода данных БС 1 ,

Информация о графическом изображе - НИИ поступает на первь й и второй информационные входы ВПК 3. В последнем происходит вычисление приращения координат образующей по координатам X и Y, а также округление координат обра- зующей до ближайшего узла .целочисленной решетки телевизионного растра, БМГГУ по заложенной программе управляет работой регистров БС, управляющие сигналы для которых поступают по вы3

группы

и выходу

ходам второй БМПУ 5.

Работой ВПК управляет БМПУ, информация с которого поступает с выходов памяти при программировании и редактировании изображения. При этом используется информация, поступающая с ВПК 3 на второй информационный вход БМПУ 5, а также управляющие сигналы, поступающие с синхронизатора на синх- ровходы БМПУ 5.

По сигналам, поступающим с синхро- выхода формирователя развертки (ФР) 6

на первый тактовый вход БГШУ и с пер- 15 шьм приоритет при регенерации изобравых вькодов дешифратора 7 на четвертый тактовый вход БМПУ, последний формирует управляющую шину внутренней магистрали устройства, информация на которую поступает по выходам четвер- 20 той группы БМПУ на управляющие входы дешифраторов 7.. При этом формируются также адреса строк знакомест символа, которые по выходам четвертой группы поступают в адресную шину внутренней 25 магистрали устройства, которые участвуют в формировании адресов ячеек блоков памяти при программировании символов. На вход синхронизатора 2 по внешней магистрали поступает ин- 30 формация для управления устройством при связи с ЭВМ.

Блоки 8 памяти, работают в двух режимах - программирования изображения и его регенерации. В режиме програм- 35 мирования изображения блоки памяти управляются БМПУ по управляющей шине внутренней магистрали устройства,при этом одни из блоков памяти служат для записи и хранения алфавитно-цифровой 40 и мнемосимвольной информации, а другие - для графической и полутоновой информации. Номер блока памяти опре- . деляется регистром 27 состояния БС 1. В реясиме программирования изображе- 45 ния информация из БС по выходу кодов состояния устройства поступает на блоки памяти и разрешает их работу.

По восьмой группе выходов БС в

жения. Данные о номере блока буферной памяти, имеющем наивысший приоритет, поступают по информационному выходу блока 10 постоянной памяти на третий информац.ионный вход блоков приоритета. В блоках приоритета номер блока оперативной памяти сравнивается с установленным пользователем номером, наивысший приоритет сравнивается с приоритетом блока памяти, который записывается в регистр приоритета в режиме программирования изображения, при совпадении выдается разрешение на вывод информации в формиро- . ватель 4 видеосигнала (ФВ). Видеосигналы, сформированные ФВ, в такж.е коды дополнительной адресации координат образующей поступают по выходу ФВ на видеовыход устройства, а на выход i сигналов развертки устройства подаются сигналы с управляющего выхода ФР 6.

Совокупность сигналов на выходах устройства предназначена /у1я управления модулятором и отклонением электронного луча, необходимого для реализации дополнительной адресации при отображении графической информации.

Исходными данными для работы БМПУ 5 служит информация, поступающая из регистров микропрограмм 25, команд 26 и состояния 27 БС 1.

Первый блок 20 памяти по сигналам с ВПК 3 информации из регистра 25

блоки памяти поступает также информа- дд микропрограмм и информации из регистция о приоритете изображения при его регенерации.

В режиме регенерации блоки памяти управляются формирователем 6 развертки, адреса с которого поступают на адресные входы блоков памяти.

Блоки 9 приоритета по информации, поступающей с информационного выхода блока 10 постоянной памяти, разрешают.

55

ра. 27 состояния формирует код Фриме- на, поступающей затем на адресный, вход третьего блока 12 памяти.

Информация о зоне предыдущего направления движения курсора поступает по стробирующему выходу на вход чтения второго блока 21 памяти,который по адресному входу с выхода первого блока 20 памяти запоминает зону пре

83

вывод данных по первым информацион-i ным вьгходам) на выходную шину. Эти данные поступают на информационньш вход формирователя 4 видеосигнала, на стробирующий вход которого поступают управляющие сигналы с управляющего выхода ФР 6.

Блок 10 постоянной памяти по ин- формации, поступающей с вторых информационных выходов блоков приоритета на адресньм вход, определяет номер блока буферной памяти, информация, считываемая с которого имеет иаивыс-

жения. Данные о номере блока буферной памяти, имеющем наивысший приоритет, поступают по информационному выходу блока 10 постоянной памяти на третий информац.ионный вход блоков приоритета. В блоках приоритета номер блока оперативной памяти сравнивается с установленным пользователем номером, наивысший приоритет сравнивается с приоритетом блока памяти, который записывается в регистр приоритета в режиме программирования изображения, при совпадении выдается разрешение на вывод информации в формиро- ватель 4 видеосигнала (ФВ). Видеосигналы, сформированные ФВ, в такж.е коды дополнительной адресации координат образующей поступают по выходу ФВ на видеовыход устройства, а на выход i сигналов развертки устройства подаются сигналы с управляющего выхода ФР 6.

Совокупность сигналов на выходах устройства предназначена /у1я управления модулятором и отклонением электронного луча, необходимого для реализации дополнительной адресации при отображении графической информации.

Исходными данными для работы БМПУ 5 служит информация, поступающая из регистров микропрограмм 25, команд 26 и состояния 27 БС 1.

Первый блок 20 памяти по сигналам с ВПК 3 информации из регистра 25

дд микропрограмм и информации из регист55

ра. 27 состояния формирует код Фриме- на, поступающей затем на адресный, вход третьего блока 12 памяти.

Информация о зоне предыдущего направления движения курсора поступает по стробирующему выходу на вход чтения второго блока 21 памяти,который по адресному входу с выхода первого блока 20 памяти запоминает зону предыдуп1его направления движечия курсора, информация о которой с выхода второго блока 21 памяти поступает на информационный вход ту тьего блока 12 памяти.

Команда Очистка поступает по одному из выходов первого дешифратора 1 на управляющий ВУТ/Д третьего блока 12 памяти и 3anpeiH j .i 5 работу счетчика повторов числ записей) регистра 25 MIпcpoпpoгpa J. БС.

Третий 6 j JK 12 памяти по информации, поступающей на его входы, выра- батьшает сигналы для управления ре- гистрот-1 курсора и регистром микропрограмм, соторые nocTyhaioT соответственно г. г нформационного и стробирующего

ВЫХО ДОВ,

Управление третьим блоком памяти гг уществляется распределителем 18 им- /гульсов, который формирует управляющие импульсы, поступающие с первого выхода на синхровход третьего блока 12 памяти,

РИ 8 вьфабатывает также сигналы для управления ВПК 3, поступающие с второго выхода.

Для работы РИ используются тактовые импульсы, поступающие из ФР 6 на первый тактовьш вход БМПУ и синхровход РИ 18. Работа РИ 18 определяется состоянием третьего триггера 17, который устанавливается в единицу после получения импульса Стоп, ко- торьй поступает по третьему выходу РИ 18 на установленный вход третьего триггера 17, Установленный триггер запрещает дальнейшую работу РИ 18 сигналом, поступающим на управляющий вход РИр и разрешает проведение записи,, вырабатывая сигнал Разрешение записи, поступающий из БЬШУ 5 по управляющим выходам третьей группы. После проведения записи в блок памяти последний вьщает на четвертый тактовый вход БМПУ 5 на управляющий вхо третьего триггера 17 сигнал Конец цикла записи, которьй сбрасывает третггй триггер и разрешает дальнейшу работу РИ 18.

Управляющие сигналы для работы устройства форм фуются вторым дешифратором 16 и вторым счетчиком 19,- на счетный вход которого поступает так- частота из ФР 6. На выходах дешифратора формируются сигналы ( Z,) для управления работой устройства.

0

5

0

5

0

5

0

55

Первый счетчик 13 формирует адреса строк знакоместа, которые поступают по выходам четвертой группы в блок памяти. Работа счетчика 13 разрешается сигналом Обращение к пятому блоку, памяти, поступающим с другого выхода первого дешифратора 1I. Управление работой первого счетчика 13 при записи информации с входной шины в регистр 24 данных блока сопряжения производится сигналом с синхронизатора 2, поступающим на синхровход первого счетчика 13. После восьми записей в регистр данных первьш счетчик обнуляется.

Первый дешифратор 11 дешифрирует команды, поступающие из регистра команд Б С 1 на третий информационный вход БМПУ 5. Управление первым дешифратором происходит nepBbJM триггером 15, сигнал с которого поступает на управляющий вход первого дешифратора II.

Состояние первого триггера определяется входными сигналами, поступающими на второй тактовый вход к синх- ровходу. Первый сигнал разрешает работу БМПУ, второй - несет информацию о количестве записей и при L О сбрасывает первый триггер 15, устанавливая второй триггер 14 готовности в единицу. Второй триггер 14 устанавливается в единицу при условии нулевого состояния первого триггера.

Второй триггер 14 сбрасывается сигналом, поступающим по синхровходу БМПУ на нулевой вход второго триггера. Сигнал вырабатывается синхронизатором 2 при записи какой-либо информации с внешней шины. Управление работой блоков памяти при программировании изображения производится вторым триггером 14, сигнал с которого поступает на управляющий выход третьей группы.

Работа БС 1 состоит в следующем. Информация с внешней шины поступает на вход данных БС 1 и по синхровхо- дам - с синхронизатора 2,

Содержимое регистра 25 микропрограмм уменьшается на единицу при поступлении сигнала из БМПУ 5 по его управляющему входу. При числе повторов, равном нулю, регистр 25 выдает сигнал о конце записи, которьй поступает на первый управляющий выход БС 1, Состояние регистра 22 курсора (РКУ) меняется в зависимости от управляю71354183

щих сигналов, поступающих из БМПУ.Уп

равляющие сигналы представлены сигна -лами +х, -х, +у, -у, поступающими на управляющие входы БС 1. При поступлении какого-либо управляющего сигнала содержимое РКУ 22 БС меняет свое значение на единицу в младшем и или) старшем байтах. В сумматоре 28 происходит вычисление резуль тирующих подстыковочных связей, образующихся при повороте графического изображения.

Блок 29 памяти определяет правые и левые границы окрашиваемых поверхностей графического изображения при его повороте. Информация о границах поступает в шину данных внутренней магистрали устройства по .выходу кода курсора блока сопряжения. Сумматор 28 формирует код связи образующей с учетом требуемого поворота, на основе которого затем определяются приращения координат последующей образующей

Как видно из работы устройства,ин- формация о. формируемых многоплановых изображениях хранится в блоках памяти, выполненньпс в виде отдельных модулей памяти. Адаптация устройства на конкретного пользователя происходит путем замены соответствующего модуля. Информация о формируемых многоплановых изображениях хранится в отдельных модулях, в каждой из которых в виде описания хранится определенный класс информации. Загрузка блоков буферной памяти происходит один раз перед началом работы с устройством.

В предлагаемом устройстве формиро- вание многоплановых изображений происходит путем извлечения из блоков. буферной памяти определенного класса уже. готовой информации. При этом.для обеспечения перспективЬ в изображении запрещение отдельных частей изрб- ражения происходит с помощью блока приоритета.

Как видно из работы устройства, описание отдельных классов отображения информации хранится в соответствующих блоках буферной памяти.

В известном устройстве описание всего многопланового изображения хранится в одном блоке памяти (блоке памяти векторов и знаков).

При модификациях изображения в известном устройстве необходимо перепрограммирование всего блока памяти, на что требуется время, равное

Т N «

5

0

Q

0

5

5

0

5

0

5

где Т,

TO 200 НС 2000 400000 нс

. Qt, - время записи;

N - число перепрограммируемых точек изображения.

Дпя известного устройства время перепрограммирования всего блока па-, мяти объемом 320x270 точек при времени записи 200 не равно 17,2 мс.

Дпя оценки быстродействия предлагаемого устройства возьмем изображение графика, состоящего из 2000 точек изображения. Тогда при модификации графика в устройстве потребуется время, равное 0,4 мс.

Из расчетом видно, что быстродействие предложенного устройства увеличивается по сравнению с известным в 43 раза. Увеличение быстродействия достигается за счет избирательного перепрограммирования отдельных блоков буферной памяти, для данного случая блока буферной памяти графической информации.

Формула изобретения

1. Устройство для отображения информации, содержащее синхронизатор, выходы первой и второй групп которого подключены к соответствующим синх- ровходам блоков Микропрограммного управления и сопряжения соответственно, а вход соединен с входом данных блока сопряжения и является информационным входом устройства, первый выход кодов данных блока сопряжения подключен к первому информационному входу вычислителя приращений координат, второй информпционный вход которого и первый информационньй вход микропрограммного блока управления соединены с выходом кодов микропрограмм блока сопр;яжения, первый тактовый вход блока микропрограммного управления подключен к синх.ровыходу формирователя развертки, управляюгций выход которого соединен со стробирую- щим входом формирователя видеосигнала и является выходом сигналов развертки устройства, видеовыход которого является выходом формирователя видеосигнала, управляющий вход и выход вычислителя приращений координат подключены соответственно к выходам первой группы и второму информационному входу блока микропрограммного

управления,выходы второй группы которого соединены с соответствующими управляющими входами группы блока сопряжения, выход кодов команд блока сопряжения подключен к третьему ин-; формационному входу блока микропрограммного управления, выход которого соединен с тактовым входом блока сопряжения, а первый и второй управляю- ( ходу второго блока памяти, сннхрощие выходы блока сопряжения подключе™ ны к второму и третьему тактовым входам блока микропрограммного управления соответственно, отличающееся тем, что, с целью повьше- ния быстродействия: устройства, оно содержит дешифраторы, инфор шционные входы которых соединены с выходом кодов состояния устройства блока сопряжения, управляющие входы - с соответствующими выходами третьей группы блока микпрограммного управления, а первые выходы - с четвертым тактовым входом блока микропрограммного управления, блоки памяти, адрес1а1е входы которых подключены к управляющему выходу формирователя развертки, первые информационные входы - к выходу кода курсора блока сопряжения и выходам четвертой группы блока микропрограммного управления, вторые информационные входы - к второму выходу кода данных блока сопряжения, а входы записи-чтения блоков памяти соединены с выходами группы соответствующих дешифраторов, блоки приоритета первые информационные входы которых подключены к выходу кода состояния устройства блока сопряжения, вторые информационные входы - к выходам соответствующих блоков памяти, управляющие входы - к.вторым выходам соответствующих дещифраторов, первые информационные выходы - к информационному входу формирователя видеосигналов, и блок постоянной памяти, адресньй вход и информационный выход которого соединены с вторыми информационными выходами и третьими информационными входами блоков приоритетов соответственно .

I S

2, Устройство по п.1, отличающееся тем, что блок микропрограммного управления; содержит пер зъти блок памяти, адресный и информа-; дионный входы и вход записи-чтения ко торого являются соответственно первым информационным5 вторым информационньш и третьим тактовым входами блока, а

20

25

вход - к первому выходу распределит ля импульсов, а управляющий вход - одному из выходов первого дешифрато ра, информационный вход, которого яв

|с ляется третьим информационным входо блока, управляющий вход первого дешифратора соединен с выходом первог триггера, единичный, вход которого подключен к единичному входу второг триггера и является вторым тактовым входом блока, а нулевой выход подкл чен к стробирующему входу второго триггера, нулевые входы первого и второго триггеров соединены с сннхр входом первого счетчика и являются синхровходами блока, управляющий вх первого счетчика соединен с другим выходом первого деьчифратора, а выхо являются выходами четвертой группы

2Q блока, счетный вход второго счетчик подключен к синхровходу распределит ля импульсов н является первым такт вым входом блока, второй выход распределителя импульсов является выхо дом первой группы блока, а третий в ход соединен с установочным входом третьего триггера, управляющий вход которого является четвертым тактовы входом блока, а выход подключен к у равляющему входу формирователя импу сов, выходы второго счетчика соеди нены с входами второго дешифратора, выходы которогоэ вькоды первого дешифратора и выходы второго и третье триггеров являются управляющими вых

35

40

45

дами третьей группы блока.

3, Устройство по пЛ, отличающееся тем, что блок сопр жения содержит регистр курсора, ре50 гистр адреса, регистр данных, регис микропрограмм,, регистр микрокоманд регистр состояний5 информационные в ды которых являются входом данных б ка, а управляющие входы являются си

35 хровходами группы и управляющимн вх дами блока, выход регистра курсора соединен с выходом регистра адреса и является выходом кода курсора бло ка, первый информационный выход ревыходы подключены к адресным входам второго и третьего блоков памяти,информационные выходы которого являют- ся выходами второй группы блока, а стробирующий выход соединен с входом чтения второго блока памяти и является выходом блока, информационный вход третьего блока памяти подключен к вы

вход - к первому выходу распределителя импульсов, а управляющий вход - к одному из выходов первого дешифратора, информационный вход, которого является третьим информационным входом блока, управляющий вход первого дешифратора соединен с выходом первого триггера, единичный, вход которого подключен к единичному входу второго триггера и является вторым тактовым входом блока, а нулевой выход подключен к стробирующему входу второго триггера, нулевые входы первого и второго триггеров соединены с сннхро- входом первого счетчика и являются синхровходами блока, управляющий вход первого счетчика соединен с другим выходом первого деьчифратора, а выходы являются выходами четвертой группы

блока, счетный вход второго счетчика подключен к синхровходу распределителя импульсов н является первым такто вым входом блока, второй выход распределителя импульсов является выходом первой группы блока, а третий выход соединен с установочным входом третьего триггера, управляющий вход которого является четвертым тактовым входом блока, а выход подключен к управляющему входу формирователя импуль сов, выходы второго счетчика соединены с входами второго дешифратора, выходы которогоэ вькоды первого дешифратора и выходы второго и третьего триггеров являются управляющими выхо

дами третьей группы блока.

3, Устройство по пЛ, отличающееся тем, что блок сопряжения содержит регистр курсора, ре50 гистр адреса, регистр данных, регистр микропрограмм,, регистр микрокоманд и° регистр состояний5 информационные входы которых являются входом данных блока, а управляющие входы являются син

35 хровходами группы и управляющимн входами блока, выход регистра курсора соединен с выходом регистра адреса и является выходом кода курсора блока, первый информационный выход ре1 1354

гистра данных является первым выходом кодов данных блока, а второй информационный выход подключен к выходу блока памяти и является вторым выходом кодов данных блока, вход блока памяти соединен с .выходом сумматора, первый информационньй вход которого подключен к третьему информационному выходу регистра данных, а второй инфор- Q мационный вход - к информационному Ьыходу регистра микропрограмм и является выходом кодов микропрограмм бло8312

ка, управляющий вход и управляющий вьгход регистра микропрограмм являются , соответственно тактовым входом и первым управляющим выходом блока, а первый информационный выход регистра ко- ма1зд - выходом кодов команд блока, второй информационный выход регистра команд соединен с информационным выходом регистра состояний и является выходом кодов состояния блока, а управ-, ляющий выход регистра состояний является вторым управляющим выходом блока.

и.2

Редактор В.Данко

Составитель А.Горностаев Техред М.Ходаннч

Заказ 5694/43 Тираж 671Подписное

ВНИИПИ Государственного кo итeтa СССР

по делам изобретений .и открытий 113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Фиг.д

Корректор Н.Король

Изобретение относится к автоматике и вычислительной технике и может быть использовано для отображения информации на электронно-лучевой трубке о ходе технологических процессов и при построении многоплановых изображений. Цель изобретения - повьпиение быстродействия устройства. Поставленная цель достигается тем, что в устройство, содержащее синхронизатор 2, блок 5 микропрограммного управления, блок 1 сопряжения, вычислитель 3 приращений координат, формирователь 6 развертки и формирователь 4 видеосигнала с соответствующими связями, дополнительно введены дешифраторы, бло- ки памяти, блоки 9 приоритета и блок 10 постоянной памяти с соответ- ствуюгщми функциональными связями, Это позволяет параллельно (в соответствии с количеством блоков памяти) производить подготовку нескольких информационных массивов (многоплановое изобрахсение) с одновременном выводом на отображение соответствующих их частей. 2 э.п. ф-лы, 3 ил. i СЛ со СП . 00 со