Цифровой умножитель частоты с переменным коэффициентом умножения Советский патент 1987 года по МПК H03B19/00 

Изобретение относится к области радиотехники и связи, и может быть использовано в устройствах формирования синхросигналов и является усовершенствованием известного цифрового умножителя с переменным коэффициентом умножения по авт.св. №67А190

Цель изобретения - повышение точности умножения частоты.

На чертеже представлена структурная электрическая схема цифрового умножителя частоты с переменным коэффициентом умножения.

Цифровой умножитель частоты с пе- ременным коэффициентом умножения содержит кварцевый генератор 1, дифференцирующую цепь 2, элемент ИЛИ 3, управляемую линию 4 задержки, делитель 5 частоты с переменным коэффи- циентом деления, элемент И 6, регист 7 сдвига, регистр 8 памяти, дешифратор 9, формирователь 10 сигналов управления, первый и второй формирователи 11 и 12 импульсов, блок 13 срав нения периодов и интегрирующее звено 14.

Цифровой умножитель работает следующим образом.

Входные импульсы подаются на вход дифференцирующей цепи 2, с выхода которой продифференцированные импульсы через элемент ИЛИ 3 поступают на управляемую линию 4 задержки и

на управляющий вход дедителя 5. По- следний дает разрешение на прохояда,е- ние импульсов с выхода управляемой линии 4 задержки на счетный вход делителя 5 и через элемент И 6 на второй вход элемента ИЛИ 3. Цикл работы длится до тех пор, пока делитель 5 не подсчитает число импульсов, равное его коэффициенту деления, а затем разрывает цепь импульсной обратной связи, так как на его выходе появля- ется уровень логического нуля, которым закрывается элемент И 6. На выходе цифрового умножителя с переменным коэффициентом умножения импульсы равномерно расположены в периоде входного сигнала. Значение входной частоты определяется путем записи количества импульсов с выхода кварцевого генератора 1 в регистр 7 за период входного сигнала. Полученной двоичный код переписывается при последующем входном импульсе в регистр 8, где хранится в течение следующего периода входной частотгэ, а затем

поступает на дешифратор 9. В дешифраторе 9 по двоичному коду регистра 8 и коэффициенту деления 5 определяется управляющий сигнал, по которому в управляемой линии 4 задержки устанавливается необходимое время задержки.

Если равномерность выходной импульсной последовательности отвечает ребуемой, то N-й импульс пачки (где N - коэффициент деления делителя 5), поступающий с выхода делителя 5 через второй формирователь 12 на второй вход блока 13 сравнения, очередной входной импульс, поступающий с выхода дифференцирующей цепи 2 через первый формирователь 11 на первый вход блока 13 сравнения, совпадают, и на выходе блока 13 сравнения сигна ошибки равен нулю. При этом сигнал с выхода интегрирующего звена 14 на входе формирователя 10 не изменяется а значит, не изменяется сигнал управления на выходе формирователя 10 и кварцевый генератор 1 работает на той же частоте.

При нарушении равномерности выходной импудьсной последовательности импульсы на первом и втором входах блока 13 сравнения не совпадают во времени и на выходе блока 13 сравнения появляется сигнал ошибки, не равный нулю. Этот сигнал ошибки через интегрирующее звено 14 поступает на вход формирователя 10. Последний, в свою очередь, воздействует на частоту кварцевого генератора 1 так, чтобы ликвидировать временное рассогласование импульсов на входах блока 13 сравнения.

о

Ф ормула изобретения Цифровой умножитель частоты с переменным коэффициентом умножения по авт.св. № 674190, отличающийся тем, что, с целью повышения точности умножения частоты,. между выходом дифференцирующей цепи и и управляющим входом кварцевого генератора введены последовательно сое- диненные первый формирователь импульсов, блок сравнения периодов, интегрирующее звено и формирователь сигналов управления, а также введен второй формирователь импульсов, вход которого соединен с выходом делителя с переменным коэффициентом деления, , а выход второго формирователя импульсов соединён с вторьм входом блока сравнения периодов.

Изобретение относится к радиотехнике и повышает точность умножения частоты. Устр-во содержит кварцевый г-р 1, диф.цепь 2, эл-т ИЛИ 3, управляемую линию задержки 4, делитель 5 частоты с переменным коэф. деления, эл-т И 6, регистр 7 сдвига, регистр 8 памяти, дешифратор 9, формирователь 10 сигналов управления. Формирователи 11 и 12 импульсов, блок 13 сравнения периодов и интегрирующее звено 14. 1 ил. гч