Устройство для сравнения чисел Советский патент 1987 года по МПК G06F7/02 

i1

Изобретение относится к цифровой вычислительной технике и автоматике и предназначено для сравнения двух чисел, представленных в прямом коде, с учетом их знаков.

Цель изобретения - расширение области применения за счет возможности сравнения чисел с учетом знаков и по вьшения быстродействия при сравнении чисел, поступающих старшими разрядами вперед.

На чертеже представлена функциональная схема уЬтройства.

Устройство содержит генератор I импульсов, элемент НЕ 2, входы 3 и 4 знаковых разрядов чисел, триггеры 5 и 6 знаков, элемент И 7, входы 8, 9 первого и второго чисел, регистры 10, 11 первого и второго чисел, эле- менты НЕ 12 - 15 анализа разряда, элементы И 16 - 19 анализа знаков, элементы ИЛИ 20 и 21, элементы памяти 22 и 23, элемент ИЛИ-НЕ 24, счетчик 25, первый 26 (А-сВ), второй 27 () и третий 28 () выходы устройства.

В исходном сос тоянии триггеры 5 и 6, элементы памяти 22 и 23, счетчик 25 и регистры 10 и 11 установле- ны в О, генератор 1 импульсов заперт.

Сравниваемые двоичные числа одновременно поступают соответственно в первый 10 и второй 11 регистры па- раллельным кодом. Знаки сравниваемых чисел определяютсй наличием или отсутствием сигналов на входах знаковых разрядов первого 4 и второго 3 чисел. Если числа положительные, то на входах 3 и 4 устанавливаются нулевые сигналы, если отрицательные, то - единичные сигналы, что вызывает переключение обоих триггеров 5 и 6 в I. Если знаки чисел различны, то единичный сигнал подается на .тот вход знака, номер которого соответствует отрицательному числу. Таким образом, если число положительное, то соответствующий ему триггер знака останется в состоянии О, если же число отрицательное, то соответствующий ему триггер знака устанавливается в состояние 1. Регистры 10 и II состоят из N триггеров, т.е. имеют разрядность, равную числу N.

Работа устройства рассматривается в трех вариантах, определяемых возможными комбинациями чисел: оба чис832

ла положительные, оба числа отрицательные, числа имеют разные знаки.

Первый вариант - оба положительные.

По команде запуска (цепи запуска на чертеже не показаны) генератор I импульсов начинает вырабатывать прямоугольные импульсы определенной частоты. Эти импульсы одновременно поступают через разрешенный элемент И 7 на счетные входы всех элементов памяти обоих регистров, производя сдвиг информации вправо, т.е. в сторону уменьшения разрядности чисел, и на счетный вход счетчика 25, который считает количество импульсов, поступивших с генератора 1 импульсов в схему устройства.

Одновременно с поступлением чисел в регистры 10 и II информация о их знаках поступает на входы 4 и 3 знаков первогр и второго чисел. Так как числа в данном случае положительны, то на входы 3 и 4 поступают сигналы

О

что не изменяет состояний обоих

триггеров.

В этом случае сигнал I поступает с инверсного выхода триггера 5 на первый вход элемента И I6, ас инверсного выхода триггера 6 - на второй вход эл емента И 18, разрешая их работу. Сигнал О поступает с прямых выходов триггеров 5 и б соответственно на вторые входы элементов И 19 и 18, запирая их.

Сравнение чисел производится поразрядно. При равенстве значений текущих разрядов на входы логических элементов И 14 и 15 поступают разно- полярные сигналы, поэтому на их выходах будут присутствовать сигналы О что не вызывает переключений элементов И 16 и 17 и элементов ИЛИ 20 и 21, и, таким образом, элементы памяти 22 и 23 остаются в исходном состоянии. Если в сравниваемых текущих разрядах присутствуют различные сигналы, например А В, т.е. с послед- него триггера регистра 10 в схему поступает сигнал 1, ас последнего триггера регистра 11 - сигнал О, то в этом случае 1 будет присутствовать на выходах элемента НЕ 12, элементов Л -14 и .16, элемента ИЛИ 20 что приведет к переключению триггера 22 в единичное состояние и на выходе схемы 28 появится сигнал 1, отображающий значение результата

31

сравнений первого числа А и второго числа В в виде А В.

Если же в регистрах 10 и 11 записаны одинаковые числа и с одинаковыми знаками, то в этом случае в каждом текущем сравниваемом разряде чисел присутствуют одинаковые значения логических сигналов, что не вызовет переключения ни одного из триггеров 22 и 23. Для этого случая в схеме предусмотрен счетчик 25, считывающий количество поступивших сигналов от генератора 1 в схему. Как только счетчик сосчитает N+1 число импуль

сов, на его выходе появится сигнал 1, который приводит к появлению сигнала 1 на выходе устройства 27,

отображающего состояние А В.

При переключении любого из триг- геров 22 или 23 или появлении сигнала 1 на выходе счетчика 25 на выходе элемента ИЛИ-НЕ 24 формируется сигнал О, который приведет к отключению элемента И 7 и запиранию гене- ратора 1 импуль сов. Этот же сигнал О, инвертируясь в элементе НЕ 2, поступает на вход сброса каждого элемента памяти схемы, т.е. триггеров 5 и 6, элементов памяти 22 и 23, триггеров регистров 10 и 11 и счетчик 25, сбрасьшая их в нулевое состояние и подготавливая схему устройства к следующему циклу функционирования.

Схема работает аналогично при соотношении чисел А В с той лишь разницей, что сигнал 1 появится на выходе 26 устройстваi отображая состояние А -i В.

Второй вариант - оба числа отрицательные .

При данном варианте работа схемы аналогична работе по первому варианту. Одновременно с поступлением чисел в регистры 10 и 11 на оба входа 3 и 4 знаков подаются сигналы 1, что вызьшает переключение триггеров

5и 6 в единичное состояние. Сигналы 1 с прямых выходов триггеров 5 и

6поступают соответственно на вторые входы элементов И 19 и 18, разрешая их работу. Сигнал О с инверсных выходов триггеров 5 и 6 поступает соответственно на первый вход элемента

И 16 и на второй вход элемента И 17, запирая их. Таким образом, сигнал 1 на элементы памяти 22 и 23 через элементы ИЛИ 20 и 21 соответственно

может поступить только от элементов И 18 и 19. Б данном случае большим является число с меньшим модулем,

что и выявляет схема. Например, если с последних элементов памяти регистра 10 поступает сигнал О, а регистра 11 - 1, то сигнал 1 сформируется на выходе элемента И 15 и, пройдя через разрешенный элемент И 1 8, приведет к переключению элемента памяти 22, что вызовет появление сигнала 1 на выходе 28 устройства, т.е., А В.

Третий вариант - числа имеют разные знаки.

Дпя определенности предположим, что , т.е. А - положительное число, а В - отрицательное. В этом случае сигнал 1 поступит на вход 3 знака, переключая триггер 6 в единичное состояние. Единичные сигналы, снимаемые с выхода ..триггера 6 и инверсного выхода триггера 5, поступают соответственно на второй вход элемента И 18 и первый вход элемента И 16. При первом же появлении различных логических сигналов на выходах последних элементов памяти

регистров 10 и 11 сигнал 1 сформи

руется или на выходе элемента И 15, или на выходе элемента И 14, что приведет к переключению элемента памяти 22 и появлению сигнала 1 на выходе

устройства, 28, т.е., .

Итак, в данном случае независимо от модуля сравниваемых чисел их соотношение определяется по их знакам. Дальнейшая работа схемы аналогична работе при первом варианте.

Формула изобретения

Устройство для сравнения чисел, содержащее генератор импульсов, счетчик, узлы коммутации, управляющий

элемент И, управляющий элемент НЕ, два элемента И анализа разрядов, элемент НЕ анализа разрядов, два элемента памяти, причем выходы первого и второго узлов коммутации являются Входами первого и второго сравниваемых чисел устройства, а выходы подключены к первым входам первого и второго элементов И анализа разрядов, выходы элементов памяти

55

являются выходами Больше и Меньше устройства, отличающееся тем, что, с целью расширения области применения за счет возможности сравнения чисел с учетом знаков и повы51

шения быстродействия при сравнении чисел, поступающих старшими разрядами вперед, УЗЛЫ коммутации выполнены на регистрах сдвига, в устройство введены триггеры знаков, второй элемент НЕ анализа разрядов, четыре элемента И анализа знаков, два элемента ИЛИ и элемент ИЛИ-НЕ, причем входы знаковых разрядов первого и второго сравниваемых чисел устройства соединены с входами установки в кдиничное состояние первого и второго триггеров знаков, прямые выходы которых соединены с первыми, входами соответственно первого и второго элементов И анализа знаков, вторые входы которых соединены с выходами соответственно первого и второго элементов И анализа разрядов и первыми вхо- дами третьего и четвертого элементов И анализа знаков, вторые входь: которых подключены к инверсным выходам Соответственно первого и второго триггеров знаков, выходы первого и второго элементов И анализа знаков подключены к первым входам соответственно первого и второго элементов

Редактор М.Келемеш Заказ 6361/39

Составитель Е.Иванова

Техред Л. Олийньж Корректор В .Бутяга

Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4

83Ь

ИЛИ, вторые входы которых соединены с выходами соответственно четвертого и третьего элементов И анализа знаков , а выходы подключены к входам установки в единичное состояние соответственно первого и второго элементов памяти, выходы которых соединены соответственно с первым и вторым входами элемента ИЛИ-НЕ, выход которого соединен с первым входом управляющего элемента И и через управляю- щий элемент НЕ - с входами установки в нулевое состояние регистров сдвига, триггеров знаков, элементов памяти и счетчика, выход переполнения которого подключен к третьему входу элемента ИЛИ-НЕ и является выходом Равно устройства, выход генератора импульсов подключен к второму входу управляющего элемента И, выход которого, соединен с входами сдвига первого и -второго регистров сдвига, выходы которых соответственно через первый и второй элементы НЕ анализа разрядов соединены с вторыми входами соответственно второго и первого элементов И анализа разрядов.

Изобретение относится к цифровой вычислительной технике и автоматике и- предназначено для сравнения двоичных чисел как алгебраически, так и с учетом их знаков. Цель изобретения - расширение области применения за счет сравнения чисел с учетом знаков и повышение быстродействия при сравнении чисел, поступающих старшими разрядами вперед. Устройство содерзр т генератор импульсов 1, элементы НЕ 2, 12, 13, триггеры знаков 5, 6, регистры 10, 11, элементы И 14-19, элементы ИЛИ 20, 21, элементы памяти 22, 23, счетчик 25, элемент ИЛИ-НЕ 24. Запись чисел в регистры производится параллельным кодом, сравнение чисел - поразрядно с учетом знаков, причем в случае А В и. сигнал конца цикла формируется при формировании первого результата. При равенстве чисел сигнал конца цикла формируется по сигналу переполнения счетчика. 1 ил. i (Л П--n-ErL-J 26 СО СО 00 СО