Устройство для контроля цифровых узлов Советский патент 1987 года по МПК G06F11/16 

Изобретение относится к вычислительной технике, а точнее к контрольно-измерительным цифровым устройствам, и может быть использовано для автоматизированного контроля и обнаружения неисправных цифровых узлов в цифровых системах.

Целью изобретения является повышение быстродействия и увеличение достоверности поиска неисправного цифрового узла в группе.

На фиг. 1 приведена структурная схема устройства; на фиг. 2 и 3 -- функциональные схемы генератора тестов и блока управления соответственно; на фиг. 4 - эпюры импульсных сигналов, поясняющие работу устройства.

Устройство для контроля цифровых узлов (фиг. 1) содержит генератор 1 импульсов, генератор 2 тестов, селектор-мультиплексор 3, одноканальный сигнатурный анализатор 4, блок 5 синхронизации, блок 6 управления, первый блок 7 памяти, первый блок 8 сравнения, цифровые узлы 9, объединенные Б цифровую систему, первый и второй элементы И 10 и 11, первый триггер 12, индикатор 13, обозначены син- хровход 14, вход 15 начальной установки, вход 16 запуска блока 6. Кроме того, устройство содержит мультиплексор 17 тестовой информации, многоканальный сигнатурный анализатор 18, второй блок 19 сравнения, один из входов которого соединен со входом 20 эталонных данных, второй триггер 21, счетчик 22 отказов, счетчик 23 перебора узлов, второй блок 24 памяти, а также (N -| П-+-2) мультиплексоров 25 данных. Выход генератора 1 импульсов соединен со входом блока 5 синхронизации, блока 6 управления и цифровых узлов 9. Выход блока 5 синхронизации соединен со входом генератора 2 тестов и со входом 15 начальной установки блока 6. Выход признака начала контроля генератора 2 тестов соединен со входом 16 запуска блока 6. Информационный выход генератора 2 тестов соединен с входом мультиплексора 17 и информационным входом первого мультиплексора 25. Управляющие входы первого, второго и последующих мультиплексоров 25 объединены и подключены к выходу

26признаков тестирования блока 6. Информационные входы второго мультиплексора 25 подключены к выходам мультиплексора 17 и входам первого узла 9 контролируемой цифровой системы, а информационные входы последующих мультиплексоров 25 подключены к выходам цифровых узлов 9. Выход

27признака контроля блока 6 соединен с управляющим входом мультиплексора 17, информационный вход 28 которого соединен с входом рабочих данных устройства. Выходы всех мультиплексоров 25 подключены к входам селектора-мультиплексора 3, причем выходы тех мультиплексоров 25, входы которых подключены к выходам цифровых узлов 9, соединены также со входами сигнатурного анализатора 18, выход которого соединен со входом блока 19 сравнения. Выход селектора-мультиплексора 3

подключен к информационному входу сигнатурного анализатора 4, группа выходов которого соединена с первым входом блока 8 сравнения, второй вход которого соединен с выходом блока 7 памяти, адресные входы

которого соединены с управляющими входами селектора-мультиплексора 3, адресными входами блока 24 памяти и подключены к выходу счетчика 23 перебора узлов. Выход триггера 21 подключен к первому входу элемента 11 и входу счетчи5 ка 22, синхровход которого соединен с выходом элемента 11. Первый вход элемента 10 объединен со вторым входом элемента 11, входами начальной установки сигнатурных анализаторов 4 и IB и подключен к выходу 29 признака начальной

0 установки блока 6. Синхровходы сигнатурных анализаторов 4 и 18 объединены и подключены к выходу 30 признака сдвига блока 6. Синхровходы триггеров 12 и 21 объединены между собой и подключены к

5 выходу 31 признака опроса блока 6. Выход блока 8 сравнения подключен к информационному входу первого триггера 12, выход которого соединен со вторым входом элемента 10, выход которого соединен со счетным входом счетчика 23, вход установ0 ки нуля которого подключен к выходу переполнения счетчика 22. Выход блока 24 памяти подключен к входу индикатора 13. Выход блока 19 сравнения соединен с информационным входом триггера 21.

5 Генератор 2 тестов (фиг. 2) содержит дешифратор 32 и счетчик 33, вход которого является входом генератора 2. Выход де- щифратора 32 является информационным выходом генератора 2. Выход счетчика 33 соединен с информационным входом дешифратора 32, выход переполнения счетчика 33 соединен с управляющим входом дешифратора 32 и является выходом признака начала контроля генератора 2.

Блок 6 управления (фиг. 3) содержит

5 первый счетчик 34, дещифратор 35 и второй счетчик 36, выход которого является выходом блока 6. Входы установки нуля обоих счетчиков 34 и 36 объединены и являются входом начальной установки блока 6. Выход первого счетчика 34 сое0 динен с информационным входом дешифратора 35, управляющий вход которого является входом 16 запуска блока 6. Синхровход первого счетчика 34 является син- хровходом блока 6. Первый, второй, третий и четвертый выходы дещифратора

5 35 являются выходами 27, 30, 31 и 29 соответственно признака контроля, признака сдвига, признака опроса и признака начальной установки блока 6, причем второй выход 30 дешифратора соединен с синхро- входом счетчика 36.

Индикатор целесообразно выполнить в виде последовательно соединенных дешифраторов (например, типа 514ИД2) и семи- сегментных индикаторов (например, типа ЗЛС324Б).

Устройство работает следуюшим образом.

Генератор 1 импульсов вырабатывает синхроимпульсы (фиг. 4а), которые поступают на синхровходы узлов 9 контролируемой цифровой системы, на синхро- вход счетчика 34 блока 6 и вход блока 5 синхронизации. С выхода блока 5 снимаются импульсы начальной установки (фиг. 46), период повторения которых Т равен периоду повторения рабочей информации. На одном периоде повторения укладывается п временных дискретов рабочей информации. Выход счетчика 34 блока 6 соединен с входом дешифратора 35, на другой из входов которого подается также импульс начала контроля, снимаемый с выхода переполнения счетчика 33 генератора 2. Дешифратор 35 каждый период повторения Т вырабатывает признак контроля на выходе 27 (фиг. 4е), который управляет мультиплексором 17. При коде признака контроля, равном «логической единице, на выходы мультиплексора 17, соединенные с цифровым узлом 9, проходит информация с выходов дешифратора 32 генератора 2. При отсутствии признака контроля (уровень «логического нуля) на выходы мультиплексора 17 проходит рабочая информация, поступаюшая по входу 28. (Таким образом, контроль проверяемой системы осуществляется в короткие промежутки времени путем прерывания поступления рабочей информации под признаком контроля. Очевидно, что при построении цифровой системы возможность такого прерывания должна быть предусмотрена). К выходам генератора 2, мультиплексора 17, а также к выходам всех цифровых узлов 9 подключаются информационные входы мультиплексоров 25. Все мультиплексоры 25 выбираются одинаковыми. В тех случаях, когда количество выходов контролируемого узла превышает количество входов мультиплексора 25, к выходам контролируемого узла подключается несколько мультиплексоров. Информационные выходы всех мультиплексоров 25 подключаются в определенной ранговой последовательности к входам селектора-мультиплексора 3. Первым подключается выход мультиплексора 25, входы которого соединены с выходом генератора 2, вторым - выход мультиплексора 25, входы которого соединены с выходом мультиплексора 17, третьим- выход мультиплексора 25, входы которого соединены с выходом первого узла 9, и т. д. Управляющие входы всех мультиплексоров 25 объединены между собой и подключены к выходу 26 счетчика 36

0

блока 6, на счетный вход счетчика 36 поступает пакет импульсов сдвига (фиг. 4в); количество импульсов в пакете равно , где m - количество разрядов счетчика

36, равное количеству разрядов входов управления мультиплексоров 25.

Таким образом, в каждом периоде повторений Т под воздействием импульса начальной установки (фиг. 46) c4ef4HK обQ нуляется и под воздействием импульсов сдвига (фиг. 4в) вырабатывает т-разряд- ный код управления мультиплексорами 25. Информационные выходы мультиплексоров 25, соединенные с выходами узлов 9, подключаются также ко входа1и сигнатур5 ного анализатора 18. В дешифраторе 35 формируется импульс начальной установки сигнатурных анализаторов 4 и 18, который образуется как результат логического умножения импульса начала контроля (фиг. 4ж), снимаемого с выхода переполнения счетчика 33 генератора 2, на импульс установки нуля (фиг. 4д). Период повторения импульса начала контроля, длительность которого равна Т, равен времени полного цикла работы генератора Т, где

5 М - общее количество слов генератора 2 в течение одного цикла работы.

Под воздействием импульса с выхода 29 сигнатурные анализаторы 4 и 18 устанавливаются в начальное состояние. Сигнатурный анализатор 18 сворачивает в те0 чение полного цикла работы генератора 2 информацию, поступающую с выходов мультиплексоров 25, подключенных к выходам узлов 9 контролируемой цифровой системы. Сигналы с выходов сигнатурного анализатора 18 сравниваются в блоке 19 срав5 нения с эталонным числом с входа 20. Результат сравнения однозначно определяет состояние системы. При совпадении сигналов с выходов сигнатурного анализатора 18 с эталонным числом на выходе блока 19

Q вырабатывается сигнал «логического нуля, соответствующий сигналу нормальной работы контролируемой цифровой системы. Выходной сигнал с блока 19 поступает на информационный вход триггера 21, на синхровход которого поступает импульс оп5 роса с выхода 31 , который формируется путем логического умножения импульса (фиг. 4г), расположенного между последним импульсом гребенки импульсов сдвига с выхода 30 (фиг. 4в) и импульсом установки нуля (фиг. 4д), на импульс

0 начала контроля (фиг. 4ж).

Таким образом, опрос триггера 21 происходит один раз за цикл работы генератора 2.

Если сигналы на выходе сигнатурного анализатора 18 равны эталонному числу, то в момент прихода импульса опроса на синхровход триггера 21 на выходе этого триггера образуется потенциал, равный

«логическому нулю, на входе установки нуля счетчика 22 появляется потенциал «логического нуля, который устанавливает счетчик 22 в нулевое состояние. Равенство «логическому нулю потенциала на выходе счетчика 22 соответствует нормальной работе проверяемой цифровой системы. Этим сигналом обнуляется счетчик 23, на адресные входы блоков 7 и 24 поступает нулевое слово, при этом индикатор 13 высвечивает информацию, которая однозначно соответствует режиму нормальной работы контролируемой цифровой системы. В том случае, когда сигнатура, снимаемая с выходов анализатора 18, не соответствует эталонному числу, в момент опроса на выходе триггера 21 образуется потенциал, равный «логической единице, который поступает на вход установки нуля счетчика 22, разрешая его работу в счетном режиме, и на первый вход элемента 11, разрешая прохождение импульсов начальной установки со второго входа элемента 11 на счетный вход счетчика 22. Если в течение Е циклов подряд работы генератора 2 в системе будет фиксироваться отказ, то на выходе триггера 21 будет присутствовать «логическая единица, счетчик 22 будет при появлении каждого импульса начальной установки с выхода 29 увеличивать выходное слово на «единицу, в момент, когда выходное слово достигнет определенной величины Е, которая характеризует заданную степень интеграции ошибки, на выходе переполнения счетчика 22 возникает сигнал «логической единицы, являющийся признаком отсутствия нормальной работы системы, который разрешает счет счетчику 23. При появлении импульса на синхровходе счетчика 23 последний опрокидывается, код управления на выходе счетчика 23 изменяется на «единицу с выходов блока 7 памяти на второй вход блока 8 задается новое слово. В блоке 8 происходит сравнение этого слова со словом, которое снимается с выходов сигнатурного анализатора 4. На вход сигнатурного анализатора 4 через селектор- мультиплексор 3 поступает пакет импульсов, снимаемый с выхода первого мультиплексора 25, входы которого подключены к сигнальным выходам генератора 2.

После окончания цикла работы генератора 2 на синхровход триггера 12 поступает импульс опроса (фиг. 4г), умноженный на импульс начала контроля (фиг. 4ж), который фиксирует на триггере 12 результат сравнения, который получается на выходе блока 8. Если слова на входах блока 8 оказались одинаковыми, то на выходе триггера 12 образуется сигнал «логической единицы, который подается на второй вход элемента 10 и разрешает прохождение импульса начальной установки с выхода 29 на счетный вход счетчика 23, кото0

0

5

0

5

0

5

0

5

рыи изменяет свое состояние на «единицу, повторяется цикл проверки сигнатуры импульсной последовательности, снимаемой в этот раз с выхода второго мультиплексора 25. Такой перебор будет осуществляться до тех пор, пока слова на входах блока 8 не окажутся разными и, следовательно, на выходе триггера 12 не возникнет сигнал «логического нуля. Счетчик 23 прекратит счет, под воздействием неизменного кода управления, поступающего с выхода счетчика 23 на вход блока 24, с последнего на индикатор 13 поступит информация о номере отказавшего узла. Смена узла на исправный вызовет появление на выходе триггера 21 сигнала «логического нуля, который установит счетчик 22 в нулевое состояние.

Равенство «логическому нулю сигнала на выходе счетчика 22 приведет к установке в нулевое состояние счетчика 23 и устройство контроля вернется в исходное состояние.

Формула изобретения

1. Устройство для контроля цифровых узлов, содержащее генератор импульсов, генератор тестов, селектор-мультиплексор, од- ноканальный сигнатурный анализатор, блок синхронизации, блок управления, первый блок памяти, первый блок сравнения, два элемента И, первый триггер и индикатор, причем выход генератора импульсов соединен с входом блока синхронизации, выход селектора-мультиплексора подключен к информационному входу одноканального сигнатурного анализатора, а первый и второй входы и выход первого блока сравнения соединены соответственно с выходами одноканального сигнатурного анализатора и первого блока памяти и информационным входом первого триггера, отличающееся тем, что, с целью повышения быстродействия и увеличения достоверности поиска неисправного цифрового узла в группе, оно содержит мультиплексор тестовой информации, многоканальный сигнатурный анализатор, второй блок сравнения, второй триггер, счетчик отказов, счетчик перебора узлов, второй блок памяти и (N- -n-j-2) мультиплексоров данных, где N - количество контролируемых цифровых узлов, а п - количество мультиплексоров данных, подключенных к выходам тех цифровых узлов, число входных и выходных разрядов которых превышает число разрядов информационного входа одного мультиплексора данных, при этом информационный вход первого мультиплексора данных подключен к информационному выходу генератора тестов, информационный вход второго мультиплексора данных соединен с выходом мультиплексора тестовой информации, который является выходом устройства для подключения входа первого контролируемого цифрового узла, а информационные входы последующих мультиплексоров данных являются входами устройства для подключения к выходам соответствующих контролируемых цифровых узлов, выход i-ro мультиплексора данных (l i N-j-n-|-2) соединен с i-M информационным входом селектора-мультиплексора, а управляющие входы всех мультиплексоров данных подключены к выходу признаков тестирования блока управления, причем выходы тех мультиплексоров данных, информационные входы которых являются входами устройства для подключения к выходам контролируемых цифровых узлов, соединены с одноименными информационными входами многоканального сигнатурного анализатора, первый и второй информационные входы и управляющий вход мультиплексора тестовой информации подключены соответственно к входу рабочих данных устройства, информационному выходу генератора тестов и выходу признака контроля блока управления, выход генератора импульсов соединен с синхро- входом блока управления и является выходом устройства для подключения к синхро- входу каждого из контролируемых цифровых узлов, выход блока синхронизации подключен к синхровходу генератора тестов и входу начальной установки блока управления, выход признака начала контроля генератора тестов соединен с входом запуска блока управления, первый и второй входы и выход второго блока сравнения подключены соответственно к выходу многоканального сигнатурного анализатора, входу эталонных данных устройств и информационному входу второго триггера, выход признака начальной установки блока управления соединен с входами начальной установки одноканального и многоканального

0

сигнатурных анализаторов и первым входом первого элемента И, второй вход и выход которого подключены соответственно к выходу первого триггера и синхровходу счетчика перебора узлов, вход установки нуля которого соединен с выходом переноса счетчика отказов, выход счетчика перебора узлов подключен к управляющему входу селектора-мультиплексора и адресным входам первого и второго блоков памяти, выход второго блока памяти соединен с входом индикатора, выход признака сдвига блока управления подключен к синхровходам одноканального и многоканального сигнатурных анализаторов, вы5 ход признака опроса блока управления соединен с синхровходами первого и второго триггеров, выход второго триггера подключен к входу установки нуля счетчика отказов и первому входу второго элемента И, второй вход и выход которого соединены соответственно с выходом признака начальной установки блока управления и синхровходом счетчика отказов.

2. Устройство по п. 1, отличающееся тем, что блок управления содержит два счет5 чика и дещифратор, причем входы установки нуля обоих счетчиков объединены и подключены к входу начальной установки блока, выход первого счетчика соединен с информационным входом дещифратора, управляющий вход которого подключен к

0 входу запуска блока, синхровход первого счетчика соединен с синхровходом блока, первый, второй, третий и четвертый выходы дещифратора подключены соответственно к выходу признака контроля, выходу признака сдвига, выходу признака опроса и выхо5 ду признака начальной установки блока, кроме Torq, второй выход дещифратора соединен с синхровходом второго счетчика, выход которого подключен к выходу признаков тестирования блока.

0

5

Г

ki

/7 п

Изобретение относится к вычислительной технике, а точнее к контрольно-измерительным цифровым устройствам, и может быть использовано для автоматизированного контроля и обнаружения неисправных цифровых узлов в цифровых системах. Целью изобретения является повышение быстродействия и увеличение достоверности поиска неисправного цифрового узла в группе. С этой целью в устройство, содержащее генератор импульсов, генератор тестов, селектор-мультиплексор, одно- канальный сигнатурный анализатор, блок синхронизации, блок управления, первый блок сравнения, два элемента И, первый триггер и индикатор, введены мультиплексор тестовой информации, многоканальный сигнатурный анализатор, второй блок сравнения, второй триггер, счетчик отказов, счетчик перебора узлов, второй блок памяти, (N ) мультиплексоров данных. 1 з.п.ф-лы, 4 ил. со Oi 00 bo

г

26

w

75,

22

J7

Ifc

г

Tl

пп гпппи

25 Nd - N2 M

Б .,

iJ/rWc

I-

n

IPU2. 1

r

rt

фиг. 2

а

jm...

Г-/7Г

В

п

Т (ffepuo /raS/T/Ojoe f/ )

сригА

Составитель Г. Виталиев

Редактор А. ДолиничТехред И. ВересКорректор О. Кравцова

Заказ 5966/41Тираж 671Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Фиг.З

L