Устройство для отображения вычислительного процесса Советский патент 1987 года по МПК G09G1/08 

1

Изобретение относится к вычислительной технике и может быть использовано для контроля хода вычислителного процесса в ЭВМ,

Целью изобретения является расрш рение функциональных возможностей устройства за счет обеспечения отображения неповторяющихся или редко повторяющихся участков программ.

На фиг,1 показана структурная схема устройства; на фиг,2 - схема блока управления.

Устройство содержит цифроаналого вый преобразователь I, первый блок 2 индикации, первый 3, третий 4 и второй 5 .коммутаторы, счетчик -6, первую 7 и втору 8 схемы сравнения блок 9 управления, генератор 10 тактовых импульсов, третью схему 11 сравнения и второй блок 12 индикаци

Блок управления содержит две групы переключателей 13 и 14, переключатели 15-19, элемен;гы И 20-22, тригеры 23 и 24, элементы ИЛИ 25-21, элемент 28 задержки.

Устройство работает следующим образом,,

В режиме самоконтроля устройства через выходы 3 и 4 блока 9 сформирванные с помощью переключателей 15 и 16 управляющие сигналы через третий и четвертый выходы поступают соответственно на первые входы коммутаторов 3 и 4, при этом последние устанавливаются соответственно в сотояния, когда их первые .труппы вход соединяются с их группами выходов. Исходное состояние коммутатора 5 соответствует положению, когда его группа выходов связана с его второй группой входов (обеспечивается сигнлом, поступающим на первый вход данного коммутатора с выхода триггера 23/, Путем нажатия переключателя 17 устройство устанавливается в исходное состояние. При этом открывается

элемент И 22 и синхроимпульсы, по- ступшощие от генератора 10 на первый вход блока 9, проходят через его периз1й выход на второй вход счетчика 6 и на первые входы триггеро 24 и 23, Переключатель 18 устанавливается в нажатое состояние (режим самоконтроля устройства), На наборных полях переключателей 13 и 14 фиксируются i контрольные двоичные коды адресов начала и конца участка программы соответственно. При этом код адреса

f

5

0

начала с наборного поля перключате- лей 13 через первую группу выходов блока 9 поступает на группу входов счетчика 6 и.на первую группу входов первой схемы 7 сравнения и второго коммутатора 4, Код адреса начала по- ступает также на вторую группу входов схемы 7 сравнения через группу выходов третьего Koi-iMyTaTopa 5, связанных через его вторую группу входов с группой выходов второго коммутатора 4, Код адреса конца наборного поля переключателей 14 через вторую группу выходов блока 9 поступает на первую группу входов второй схемы 8 сравнения. Нажатием переключателя 19 осуществляется пуск устройства. При этом синхроимпульсы через первый

0 вход блока 9 и ч ерез его шестой выход поступают на входы первой 7, второй 8 и третьей 11 схем сравнения, В результате этого на выходе первйй схемы 7 сравнения вырабатывается сигнал, поступающий на второй вход блока 9 управления. По сигналу, поступившему на второй вход блока 9, через элементы 21 и 27 переключается триггер 24 и открывается элемент 20, пропускаюрдай синхроимпульсы через второй выход блока 9 на счетный вход счетчика 6. Изменяющийся в результате сч-ета двоичный код через группу выходов счетчика 6 поступает на первую группу входов коммутатора 3 и далее через его группу выходов на группу входов цифроанапогового пре-. образователя I, Результат преобразования отображается на блоке 2 ин0 дикации. По сигналу, поступившему на второй вход блока 9 через третий элемент 26 ИЛИ, через седь мой выход блока 9 и через первый вход счетчика - 6 выдается управляющий сигнал на за5 пись кода адреса начала на счетчик 6, Кроме того, по сигналу, поступившему на второй вход блока 9, через третий элемент И 21 и элемент ИЛИ 27 переключается триггер 23, В резуль-

0 тате этого с его выхода через пятый выход блока 9 на первый вход коммутатора 5 поступает управляющее воздействие, по которому группа выходов коммутатора 5 соединяется через его

5 nepBjno группу входов с группой выходов счетчика 6, Изменяющийся в процессе счета двоичньш код счетчика 6 через группу выходов коммутатора 5 . поступает на вторую группу входов

5

второй, схемы 8 сравнения. При достижении равенства кода счетчика 6 коду адреса конца участка программы (код адреса начала всегда не больше кода адреса конца участка программы) на выходе схемы 8 сравнения формируется соответствующий сигнал. Этот сигнал через третий вход блока 9, через третий элемент 1ШИ 26 вновь устанавливает на счетчике 6 код адреса начала участка программы, после чего вновь продолжается счет и т.д. Таким образом, на блоке 2 индикации отображается контрольная кривая, соответствующая техническому состоянию устройства . Эталонная кривая, соответствующая исправному техническому тоянию устройства, должна быть получена на заведомо исправном устройстве и может храниться в виде контрольной осцилограммы в инструкции по эксплуатации устройства. Процесс контроля прерывается нажатием переключателя 17.

В режиме контроля хода программы переключатель 18 отжимается, а с третьего 15 и четвертого 16 переклю- чателей через третий и четвертый выходы блока 9 сигналы управления подают на первые входы коммутаторов 3 и 4 соответственно . При этом группа выходов коммутатора 3 соединяется с его второй группой входов, а группа выходов коммутатора 4 соединяется с его второй группой входов. Путем нажатия пе зеключателя 17 синхроимпульсами, поступающими на первый вход блок 9 через первый элемент И 22, триггер 23 устанавливается в исходное состояние. Управляющий сигнал с его выхода через пятый выход блока 9 поступает на первый вход коммутатора 5, связывая его группу выходов с вто- рой группой входов. Положение всех других ключей в этом режиме не имеет значения. В процессе выполнения программы соответствующие ходу этой программы коды его адресной магистрали поступают на вторую группу входов коммутатора 4, затем через группу выходов коммутатора 4, через вторую группу входов коммутатора 5 и через его группу выходов, через вторую группу входов коммутатора 3 и его группу выходов на группу входов циф- роаналогового преобразователя 1. При этом на блоке 2 индикации отображается рисунок, соответствующий реаль0

5

0

0

ному ходу циклических участков программы.

Дпя отображения .нециклических участков программы устройство используется следующим образом. Через третий и четвертьп выходы блока 9 сформированные с помощью переключателей 15 и 16 управляющие сигналы поступают на первые входы коммутаторов 3 и 4. При этом коммутатор 3 устанавливается в положение, когда его. первая группа входов связывается с его группой выходов, а коммутатор 4 - когда его вторая группа входов.связывается с его группой выходов.

Исходное состояние коммутатора 5 соответствует положению, когда его группа выходов связана с его второй группой входов. Пятый переключатель 18 отжимается. На первом и втором наборных полях переключателей 13 и 14 набираются рабочие двоичные коды адресов начала и конца анализйруемо5 го (контролируемого) участка программы соответственно. При этом Код адреса начала с первого наборного поля переключателя 13 через первую группу выходов блока 9 поступает на группу входов счетчика 6 и на первые группы входов первой, схемы 7 сравнения и коммутатора 4. Код адреса конца с второго наборного поля переключателей 13 через вторую группу выходов блока 9 поступает на первую группу входов второй схемы 8 сравнения.

Нажатием первого переключателя 17 устройство устанавдивает.ся в исходное состояние. При этом открывается элемент И 22 и синхроимпульсы через первый выход блока 9 проходят на второй вход счетчика 6 и на соответствующие входы триггеров 24 и 23.

5 : Нажатием второго переключателя 19 осуществляется пуск устройства. При этом синхроимпульсы через шестой выход блока 9 поступают на первые входы первой 7, второй 8 и третьей 11 схем сравнения.

При реализации анализируемого участка программы на группе входов устройства последовательно во времени будут сформированы коды адреса,

5 соответствующие началу и концу этого участка. Код адреса начала анализируемого участка программы через вто- РЗ группу входов коммутатора 4, через его группу выходов, через вто5

0

0

рую группу входов комьгутатора 5, через его группу выходов поступает на вторую группу входов первой схемы 7 сравнения, В результате этого на выходе схемы 7 сравнения вырабатывается сигнал, поступаюгд1й на второй вхо блока 9, По этому сигналу через третий элемент ИЛИ 26 и через седьмой выход блока 9 осуществляется запись кода адреса начала участка программы на счетчик 6, а затем через элемент 28 задержки, второй элемент ИЛИ 25 и второй выход блока 9 прибавление единицы на счетчик 6, При этом на счетчике 6 устанавливается очеред ной ожидаемый код адреса реального вычислительного процесса.

Если произойдет сбой вычислительного процесса и код ожидаемого адреса не появится на входе устройства,, то точно соответствуюЕций ему код адреса, устанрвленнЪгй на счетчике 6, отобразится на блоке 12.

Если же-сбоя не произойдет и ожидаемый код адреса появится на входе устройства-и, следовательно, на второй группе входов третьей схемы 11 сравнения, то на выходе схемы 11 сравнения вырабатывается соответствующий cиглaJr5 который поступает на четвертый вход блока 9, Этот сигнал далее через третий вход второго элемент ИЛИ 25, через второй выход блока 9 и через третий вход счетчика 6 обеспечивает прибавление -к коду счетчика еще одной единицы, формируя таким образом на нем код следующего ожидаемого кода адреса вычислительного процесса и т.д. Прибавление единиц о программы может быть проанализирован

на счетчик 6 продолжается до тех пор, пока вычислительный процесс не достигнет кода адреса конца участка программы.

Изменившийся в результате счета двоичный код через группу выходов счетчика б поступает на первую группу входов первого коммутатора 3 и далее через его группу выходов на группу входов цифроаналогового преоб разователя 1. Результат преобразования отображается на блоке 2 индикации. Затем код адреса конца анализируемого участка программы через вторую группу входов коммутатора 4, через его группу выходов, через вторую группу входов коммутатора 5, через его группу выходов поступает на вторую группу входов второй схемы 8

45

50

55

аналогично с точностью до одной команды. Процесс контроля- хода участка программы прерывается нажатием первого переключателя 17,

Формула изобретения

1, Устройство для отображения вычислительного процесса, содержащее цифроаналоговый преобразователь и первый бло.к индикации, причем первый и второй информационные входы блока индикации подключены к соответствую- щим выходам цифроанаитогового преоб-г разователя/ отличаю щееся тем, что, с целью расширения функциональных возможностей устройства за счет обеспечения отображения неповторяющихся или редко повторяющихся

сравнения, В результате этого на выходе схемы 8 сравнения вырабатывается сигнал, поступающий на третий вход блока 9, вследствие чего на счетчике 6 через его группу входов вновь устанавливается код адреса начала участка программы и продолжается счет. По сигналу, поступившему на третий

0 вход блока 9 через схему ИЛИ 27,

переключается триггер 23. В результате этого с его выхода через пятый выход блока 9 на первый вход коммутатора 5 поступает управляющее воз5 действие, по которому группавыходов коммутатора 5 соединяется через его первую группу входов с группой выходов счетчика 6. Изменяющийся в процессе счета двоичный код счетчика 6

0 через группу выходов коммутатора 5 поступает на вторую группу входов второй схемы 8 сравнения. При достижении равенства кода счетчика 6 коду адреса конца участка программы на вы5 ходе схемы 8 сравнения формируется соответствующий сигнал. Этот сигнал по ступает на второй вход счетчика 6, в результате чего на счетчике 6 вновь . устанавливается код адреса

0 начала участка программы и продолжается счет.

Таким образом, на блоке 2 индикации отображается рабочая кривая, соответствующая -анализируемому участку программы и подтверждающая его исполнение. Путем перебора кодов с помощью первого и второго наборных полей переключателей 13 и 14 участок

35

5

0

5

аналогично с точностью до одной команды. Процесс контроля- хода участка программы прерывается нажатием первого переключателя 17,

Формула изобретения

1, Устройство для отображения вычислительного процесса, содержащее, цифроаналоговый преобразователь и первый бло.к индикации, причем первый и второй информационные входы блока индикации подключены к соответствую- щим выходам цифроанаитогового преоб-г разователя/ отличаю щееся тем, что, с целью расширения функциональных возможностей устройства за счет обеспечения отображения неповторяющихся или редко повторяющихся

участков программы, устройство дополнительно содержит три коммутатора три схемы сравнения, счетчик, генератор тактовых импульсов, второй блок индикации, блок управления, причем группа выходов первого KOMNryTaTopa подключена к группам информационных входов второго блока индикации и цифроанапогового преобразователя, первые группы информационных входов первого коммутатора и.первой схемы сравнения подключены к группе выходов второго коммутатора, первая и вторая группы информационных входов которого подключены к группам выходов счетчика и третьего коммутатора соответственно, первая группа выходов блока управления соединена с второй группой информационных входов первой схемы сравнения, с группой входов задания начального кода счетчика и первой группой информационных входов третьего коммтутатора, вторая группа информационных входов которог является группой информационных входов устройства, вторая группа выходов блока управления подключена к первой группе информационных входов второй схемы сравнения, вторая группа информационных входов которой соединена с группой выходов второго коммутатора, группа выходов счетчика подключена к второй группе информационных входов первого коммутатора И первой группе информационных входов третьей схемы сравнения, вторая группа, информационных входов которой подключена к группе выходов третьего коммутатора, выходы блока управления с первого по седьмой соединены соответственно, с входом установки нуля счетчика, счетным входом счетчика, управляющими входами первого, третьего и второго комг-гутаторов, .разрешающими входами первой схемы сравнения и счетчика, вход запуска, вход разрешения выдачи кода начального адреса анализируемого участка, вход признака сравнения начального и конечного адресов анализируемого участка, вход признака отсутствия сбоя в анализируемом участке блока управления соединены соответственно с выходом генератора тактовых импуль - сов, выходами равенства первой, второй и третьей схем сравнения, чьи разрешающие входы объединены.

2. Устройство по п,1, о т л и - чающееся тем, что блок управления содержит пять переключа- телей, две группы переключателей, три элемента И, три элемента ИЛИ, два триггера, элемент задержки, приуем размыкающий контакт первого переключателя соединен с первым входом первого элемента И, второй вход которого объединен с первым входом второго элемента И, замыкающим контактом второго переключателя и подключен к входу запуска блока, выход первого

элемента И соединен с нулевыми входами первого и второго триггеров и является первым выходом блока, единичные входы первого и второго триггеров объединены и подключены к выходу первого элемента 1-ШИ, первый вход которого соединен с выходом третьего элемента И, первый вход которого объединён с первым входом третьего элемента HJHi и входом элемента задержки и подключен к входу разрешения выдачи кода начального адреса анализируемого участка блока, выход :второго элемента И соединен с первым входом второго элемента HJHis

второй вход которого соединен с выходом элемента задержки, третий вход и выход второго элемента ШШ являются соответственно входом признака отсутствия сбоя в анализируемом

участке и вторым выходом блока, вторые входы первого и третьего элемен- тов ИЛИ объединены и подключены к входу признака сравнения начального и конечного адресов блЪка, прямые

выходы первого и второго триггеров соединены соответственно с вторым входом второго элемента И и пятым выходом блока, размыкающий контакт второго переключателя и выход третьего элемента ИЛИ подключень соответственно к щестоку и .седьмому выходам блока, размыкающие контакты третьего, четвертого, пятого переключателей подключены соответственно к третьему,

четвертому выходам блока и второму входу третьего элемента И, группы размыкающих контактов первой и второй групп переключателей образуют первую и вторую группы выходов бло-

ка, замыкаюш;ие контакты двух групп переключателей, первого, третьего, четвертого и пятого переключателей объединены и подключены к шине пита- кия блока. ..

Иаобретение относится к вычислительной технике и может быть использовано для контроля вычислительного процесса в ЭВМ. Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения отображения неповторяющихся или редко повторяющихся /участков программ. Устройство содержит цифроанапоговый преобразователь 1, блок 2 индикации, коммутаторы 3, 4, 5, счетчик 6, схемы сравнения 7, 8, 11, блок 9 управления, генератор 10 тактовых импульсов, блок 12 индикации. Устройство позволяет отображать редко повторяющиеся и неповторяющиеся участки программ и отдельные команды. .1 з.п. ф-лы, 2 ил. 00, С5 СО ГО (Г ел