Устройство для коррекции программ Советский патент 1984 года по МПК G06F11/28 

Изобретение относится к вычислительной технике и может быть использовано для отладки программ ЦВМ, работающих в реальном масштабе времени к имеющих постоянное запоминающее устройство программ. Известно устройство для отладки программ, содержащее блок регистров, блоки формирования адреса, блок управления, запо(«1инающее устройство бе разрушения информации, блок приема и выдачи команд, постоянное запоминающее устройство ClT. Недостатком этого устройства явля ется малое быстродействие. Известно устройство для отладки программ, содержащее блок клавиатуры регистры, оперативную 1амять, перфор тор и накопитель С 2. Недостатком этого устройства является большое количество дополнител ного оборудования, которое не всегда возможно использовать в составе ЦВМ на месте ее установки. . Наиболее близким к предлагаемому является запоминающее устройство с коррекцией программы, содержащее бло управления, блок постоянной памяти, регистр кода неисправных адресов, адресный и числовой регистры, регист кода исходного состояния, блок селек ции адреса, дополнительные адресный регистр и блок управления, шифратор, блок селекции числа, блок полупостоянной памяти, четыре схеью И, две схемы ИЛИ СЗ 3Недостатком этого устройства является малое быстродействие в режиме автоматической коррекции программы. Цель изобретения - повышение быст родействия устройства. Поставленная цель достигается тем что в устройство для коррекции программ, содержащее первый и второй элементы 2И-ИЛИ, наборное поле команд, наборное поле адреса, буферный регистр, блок регистров, причем выхо наборного поля команд соединен с информационным входом блока регистров, информационный выход которого соединен с первым входом второго элемента 2И-ИЛИ, выход которого является информационным выходом устройства, информационный вход устройства соеди нен с вторым входом второго элемента 2И-ИЛИ, выход наборного поля адреса соединен с первым входом первого эле мента 2И-ИЛИ, выход которого соединен с информационным входом буферног регистра, адресный вход устройства соединен с вторым входом первого эле мента 2И-ИЛИ, введены три элемента НЕ, три элемента ИЛИ, два элемента И элемент задержки, коммутатор записи, два переключателя и блок ассоциативной памяти, причем первый контакт пе вого переключателя соединен с шиной нулевого потенциала, а его второй контакт соединен с первым входом первого элемента ИЛИ, с входом коммутатора записи, с третьим входом первого элемента 2И-ИЛИ, первым входом первого элемента И и через первый элемент НЕ с первым входом второго элемента ИЛИ, с- четвертым входом первого элемента 2И-ИЛИ, с входом наборного поля команд и с входом записи блока .ассоциативной памяти, управляющие выходы которого соединены с управляющими входами записи блока регистров и с входами третьего элемента ИЛИ, информационный вход - с выходом буферного регистра, первый и второй управляющие входы - с выходами первого элемента ИЛИ и коммутатора записи соответственно, первый и второй контакты второго переключателя соединены соответственно с шиной нулевого потенциала и через втовторой элемент НЕ с входом записи коммутатора записи, с вторым входом первого элемента ИЛИ и через элемент задержки с первым входом второго элемента И, выход которого соединен с входом чтения ком.мутатора записи, выход третьего элемента ИЛИ соединен с вторым входом первого элемента И и через третий элемент НЕ - с вторым входом второго элемента И, вторым входом второго элемента ИЛИ, выход которого соединен с третьим входом в второго элемента 2И-ИЛИ, выход первого эле.мента И соединен с четвертым входом второго элемента 2И-ИЛИ. На фиг. 1 представлена структурная схема предлагаемого устройства; на фиг. 2 - структурная схема блока ассоциативной памяти; на фиг, 3 функциональная схема элемента блока ассоциативной памяти; на фиг, 4 функциональная схема коммутатора записи . На фиг. 1 показаны регистр 1 адреса, запог-шнающее устройство 2 программ, регистр 3 команд, являющиеся частью ЦВМ, Устройство содержит {фиг. 1) первый элемент 2И-ИЛИ 4, первый элемент НЕ 5, второй элемент ИЛИ 6, второй элемент 2И-ИЛИ 7, первый элемент И 8, первый переключатель 9, буферный регистр 10, наборное поле 11 команд, наборное поле 12 адреса, блок 13 ассоциативной пажити, блок 14 регистров, первый элемент ИЛИ 15, коммутатор 16 записи, второй элемент НЕ 17, элемент 18 задержки, второй элемент И 19, третий элемент ИЛИ 20, третий элемент НЕ 21, второй переключатель 22, Блок 13 ассоциативной памяти представляет собой однородную двумерную структуру размером ,где п - количество строк,а m - количество столбцов {фиг.2}Jпричем каждый ее элемент 23 содержит (фиг. 3) третий элемент И 24, первый триггер 25, четвертый элемент И 26, четвертый элемент НЕ 27, пятый, элемент И 28, четвертый элемент ИЛИ 29. Коммутатор 16 записи содержит (фиг. 4) ,п групп, каждая из которых включает второй триггер 30 и шестой элемент И 31, седьмой элемент И 32, третий триггер 33, светодиод 34, Предлагаемое устройство работает в режимах записи и корректировки. Режим записи устанавливается замыканием переключателя 9. В этом сл чае устройство работает автономно и не оказывает влияния на работу ЦВМ. По текущему адресу на регистр 1 из устройства 2 считывается очередная команда, которая через элемент 2И-И 7 параллельным кодом поступает на регистр 3, так как на вхоДе, а соот ветственно и на выходе, элемента ИЛИ б при замкнутом переключателе 9 всегда находится сигнал 1, а на выходе элемента И 8 - сигнал О Переключатель 9 управляет также эле ментом 2И-ИЛИ 4, который в режиме записи пропускает адрес ка регистр 10 только с наборного поля 12 адрес При замыкании переключателя 9 устанавливается в единичное состояние триггер 30 первой группы коммутатора 16 записи, если триггеры 30 во всех группах и триггер 33 находятсй в нулевом состоянии, а сигнал через элемент ИЛИ 15 поступает на входы элементов И 26 и 28 всех элементов 23 левого столбца блока 13. Это приводит к появлению сигнала О на выходах элементов ИЛИ 29 элементов 23 правого столбца блока 13, элемент 23 которого выполняет функцию одного разряда в строке, причем правый столбец соответствует младшим разрядам, а левый - старшим разрядам строкблока 13. Сигнал с выхода элемента НЕ 5 открывает выход наборного поля 11 команд и разре шает работу блока 13 в режиме записи, поступая на вход элемента И 24 каждого элемента 23 блока 13. Таким образом, после замыкания переключате ля 9 и протекания переходных процессов устройство готово к работе в режиме записи. На наборном поле 12 адреса устанавливается адрес команды, записанной в устройство 2, которую необходимо изменить, а на наборном поле 1 команд - измененный код команды. При этом адрес с выхода наборного поля 12 адреса поступает через элемент 2И-ИЛИ 4 на регистр 10. Кратковремен но замыкается переключатель 22. Сигнал 1 с выхода элемента НЕ 17 поступает через элемент ИЛИ 15 на входы элементов И 26 и 28 всех элементов 23 левого столбца блока 13, а также на вторые входы элементов И 31 коммутатора 16 записи. Сигналом с выхода элемента НЕ 21 открывается элемент И 19, на который такчерез эле- же поступает сигнал мент 18 задержки. Время задержки определяется по формуле t.p-ln,(1) . - среднее время задержки сигнала на один элемент 23 блока 13, которое определяется суммой задержек входзщих в него элементов И и ИЛИ ; m - число элементов 23 в строке блока 13. Таким образом, через время , с выхода элемента И 19 Сигнал i поступает на третьи входы элементов И 31 коммутатора 16 записи. Но только триггер 30 первой группы, своим выходом связанный с первым входом элемента И 31 первой группы коммутатора. 16 записи, находится в единичном состоянии, поэтому сигнал с выхода элемента И 31 поступает на входы эле 1ентов И 24 всех элементов 23 первой строки блока 13, куда также поступает разряд адреса с регистра 10, который записывается в соответствующий триггер 25 элемента 23 первой строки блока 13. Состояние триггера 25 элемента 23 блока 13 сравнивается с разрядом регистра 10, при- , чем совпадение по единице осуществр1яется элементом И 26, а по нулю элементом И 28. Сравнение начинается с левого элемента 23 первой строки и заканчивается появлением сигнана выходе элемента ИЛИ 29 правого элемента 23 первой строки блока 13, по которому разрешается запись в первый регистр блока 14 кода команды с наборного поля 11 команд и через элементы ИЛИ 20, НЕ 21, И 19, элемент И 31 первой группы коммутатора 16 записи триггер 30 второй группы устанавливается в единичное состояние, а триггер 30 первой группы - в нулевое состояние. Таким образом, триггер 30 второй группы коммутатора 16 записи соответствует перВой свободной строке блока 13, в которую можно осуществлять следующую запись. При размыкании переключателя 22йа первые входы всех элементов 23левого столбца блока 13 поступает сигнал Ог чтовызывает появление сигнала на выходах элементов ИЛИ 29 элементов 23 правого столбца блока 13. После набора очередного адреса на наборном поле 12 адреса и кода команды на наборном поле 11 команд зал«лкается переключатель 22 и процесс записи повторяется, но только для второй строки блока 13, и т.д. Приэтом, если исправляется код команды по адресу, уже записанному в блоке 13, при поразрядном сравнении адреса с регистра 10 со всеми строками блока 13 на выходе элемента ИЛИ 29 в одном из элементов 23 правого отолбца, соответствующего младшим разрядам адреса, появляется сигнал . Этот сигнал выделяет строку, в которой хранится адрес, совпадающий с адресом на регистре 10, а так же разрешает запись в соответствующ регистр блока 14 регистров нового кода команды. При этом на вход элемента И 19 поступает сигнал О, что запрещает появление на его выхо сигнала 1 через t.- , а следова тельно, и запись адреса с регистра 10 в первую свободную строку блока 13. После того, как будет записан ад рес в последнюю строку блока 13, в соответствующей ей п-й группе,триггер 30 коммутатора 16 записи перейд в нулевое состояние, а триггер 33 в единичное состояние, что вызовет свечение светодиода 34 коммутатора 16 записи. Новое заполнение блока 13 возможно только после общего сброса всех элементов памяти в блоке 13 (триггеры 25) в коммутаторе 16 записи (триггеры 30 и триггер 33 и регистров в блоке 14. Элемент И 3 коммутатора 16 записи предотвращает и а выходе появление сигнала триггера 30 первой группы коммутато ра 16 записи при неоднократном замы Ксшии переключателя 9, если блок 13 не заполнен полностью. При размыкании переключателя 9 устройство переходит в режим коррек тировки. В этом случае вход элемента 2И-ИЛИ 4, связанный с выходом ре гистра 1, открывается, а вход, связанный с выходом наборного поля 12 адреса, закрывается. Адрес с регист ра 1, кроме устройства 2, поступает параллельным кодом через элемент 2И-ИЛИ 4 на регистр 10, ас него на блок 13. Сигнал О с выхода элемента НЕ 5 закрывает выход наборного паля 11 команд и запрещает запись информации в строки блока 13. Сигнал с выхода элемента ИЛИ 15 поступает на входы элементов VI 26 н 28 всех элементов 23 левого столбца блока 13, что разрешает вести поиск по ассоциативному признаку (адресу). При совпадении в одной из строк на выходе элемента ИЛИ 29 элемента 23, Соответствующего младшему разряду строки, появляется сигнал торый указывает, что найден адрес программы ЦВМ, по которому необходимо изменить код команды. Сигнал с выхода элемента ИЛИ 20 через элемент И 8 и сигнал О с выхода элемента НЕ 21 через элемент ИЛИ 6 поступает на элемент 2И-ИЛИ 7. По сигналу на выходе элемента ИЛИ 29 элемента 23, соотЕ1етствующего младшему разряду найденной строки блока 13, выбирается регистр блока 14, код команды из которого через элемент 2И-ИЛИ 7 записывается в регистр 3, а для устройства 2 элемент 2И-ИЛИ 7 оказывается закрытым. Блок 14 включает в себя группу регистров, каждый из которых однозначно соответствует строке блока 13, и коммутатор, который подключает выбранный регистр к выходу блока 14. Если на управляющих выходах блока 13 будет сигнал О, то через элемент 2И-ИЛИ 7 на регистр 3 записывается код команды из устройства 2, Таким образом, в режиме корректировки программ автоматически с минимальными затратами времени производится замена соответствующих кодов команд устройства 2 на измененные коды команд из блока 14 регистров. Технико-экономическое преимущест-во предлагаемого устройства заключав ется в его более высоком быстродействии по сравнению с прототипом и в исключении останозэов ЦВМ при записи информации ;ц1я коррекции программ.

УСТРОЙСТВО ДЛЯ КОРРЕКЦИИ ПРОГРАММ, содержащее первый и второй элементы 2И-ИЛИ, наборное поле команд, наборное поле адреса, буферный регистрг-, блок регистров, причем выход наборного поля команд соединен с информационным входом блока регистров, информационный выход которого соединен с первым входом второго элемента 2И-ИЛИ, выход которого является информационным выходом устройства, информационный вход устройства соединен с вторым входом второго элемента 2И-ИЛИ, выход наборного поля адреса соединен с первым входом первого элемента 2И-ИЛИ, выход которого соединен с информационным входом буферного регистра, адресный вход устройства соединен с вторым входом первого элемента 2И-ИЛИ, отличающееся тем, что, с целью повышения быстродействия, в устройство введены три элемента НЕ, три элемента ИЛИ, два элемента И, элемент задержки, коммутатор записи, два переключателя и блок ассоциативной памяти, причем первый 11 ICA . контакт первого пере ключ ате/: я с;1в;;и -ен с шиной нулевого потенциала, а его второй контакт соединен с первым входом первого элемента ИЛИ, с в-..щом коммутатора записи, с третьим входом первого элемента 2И-ИЛИ, первым входом первого элемента И и через первый элемент НЕ с первым входом второго элемента ИЛИ, с четвертым входом первого элемента 2И-ИЛИ, с входом наборного поля команд и с входом записи блока ассоциативной памяти, управляющие выходы которого соединены с управлягощими входами записи блока регистров и с входами третьего элемента ИЛИ, информационнг й вход - с вы(Ходом буферного регистра, первый и § второй управляющие входы - с выходами первого элемента ИЛИ и коммутатора записи соответственно, первый и второй контакты второго переключателя соединены соответственно с шиной нулевого потенциала и через второй эле-а мент НЕ с входом записи коммутатора записи, с вторым входом первого элемента ИЛИ и через элемент г.задержки с первым входом второго элемента И, СО выход которого соединен с входом .чтения коммутатора записи, выход третьего ел го элемента ИЛИ соединен с вторым входом первого элемента И и через тре тий элемент НЕ - с вторым входом второго элемента И, вторым входом второго элемента ИЛИ, выход которого соединен с третьим входом второго эле мента 2И-ИЛИ, выход первого элемента Исоединен.с четвертым входом второго элемента 2И-ИЛИ.

г

.5

26

fj

fV

2

Г

27