Блок задержки цифровой информации с самоконтролем Советский патент 1988 года по МПК G11C29/00 

П

со

СГд

00 ;о

ю ю

Изобретение относится к вычислительной Технике и может быть использовано Б линиях задержки цифровой информации.

Цель изобретения - повышение надежности блока.

На чертеже изображена структурная схема блока задержки цифровой информации с самоконтролем.

Блок содержит первый блок 1 кодирования, счетчик 2 адреса, первый накопитель 3, элемент НЕ 4, первый регистр 5 числа, второй блок 6 кодирования, блок 7 сравнения, элемент ИЛИ 8, элемент И 9, второй накопитель 10, второй регистр 11 числа, вход 12 синхронизации, информационный вход 13, информационный выход 14 выход 15 Наличие сбоя и выход 16 Наличие отказа.

Устройство работает следующим образом.

В начальный момент происходит обнуление всех регистров устройства (цепи обнуления не показаны).

Далее на информационный вход 13 устройства начинает поступать последовательность информационных слов, сопровождаемая синхроимпульсами типа меандр. По каждому переднему фронт синхроимпульса происходит увеличение адреса в счетчике 2 на единицу, причем во время первой половины периода происходит чтение их ячейки информации, записанной К тактов назад (где )- величина задержки, определяемая коэффициентом р пересчета счетчика 2), а во время второй половины периода происходит запись в эту же ячейку информации, которая, в сво очередь, считьгоается через К тактов.

Информационные разряды записываются в первый Накопитель 3 вместе со своими контрольными разрядами. Контрольные разряды вычисляются как сумма по модулю m соответствующего инфомационного слова. При считывании через К тактов осуществляется аналогичное вычисление контрольных разрядов для считанного информационного слова которое по заданному фронту синхроимпульса заносится в регистр 5. Сверка по модулю m реализуется блоком 6 Далее происходит сравнение контрольных разрядов вычисленных до записи и после считывания из первого накопителя 3. Если контрольные разряды совпадают,то на выходе блока 7 срав

5

0

нения будет сигнал логического О . В случае сбоя разрядов первого накопителя 3 совпадения контрольных разрядов не происходит и на выходе блока 7 сравнения устанавливается сигнал логической 1, Этот сигнал проходит на первый выход контроля устройства как информация о происщедшем сбое. В следующем такте этот же сигнал о сбое через элемент ИЛИ 8 записывается во второй накопитель 10, где осуществляется задержка информации о происшедших сбоях на 1 тактов (где , причем р g) . Сигнал с выхода регистра 11 поступает через элемент ИЛИ 8 снова на вход второго накопителя 10. Таким образом, во втором накопителе 10 постоянно циркулирует по кольцу информация о происшедших в первом накопителе 3 сбоях в различных ячейках. Предположим, что произошел отказ одной из ячеек памяти первого накопителя 3. Тогда информация о сбое 5 поступает в кольцо, реализованное

на втором накопителе 10. Через К тактов вновь осуществляется чтение из отказавшей ячейки первого накопителя 3 и информация о сбоях поступает на вход элемента ИЛИ 8. При этом на один из входов элемента ИЛИ 8 поступает информация о том, происходили ли ранее сбои при чтении из этой ячейки. Если предыдущие сбои быпи зафиксированы, т.е. на входах элементов ИЛИ 8 и И 9 будут две единицы, то на выходе элемента И 9 появится сигнал логи0

5

50

ческой 1, поступающий на выход 16 устройства и свидетельствующий об от- 40 казе ячейки первого накопителя 3. За время одного цикла основной задержки К второй накопитель успеет |Сделать S циклов вспомогательной за держки (где S ---,При этом, чем

больше 1, тем больше вероятность правильного вьщеления отказавшей ячейки.

Формула изобретения

Блок задержки цифровой информации с самоконтролем, содержащий первый накопитель, счетчик адреса, первый и второй блоки кодирования, первый / регистр числа и блок сравнения, причем управляющий вход первого накопителя и счетный вход счетчика адреса объединены и являются входом синхронизации блока, выходы разрядов счетчика адреса подключены к адресным входам первого накопителя, информационный вход которого является информационным входом блока, выходы информационных и контрольньпс разрядов первого накопителя соединены соответственно с входами информационных и контрольных разрядов первого

регистра числа, информационный выход которого подключен к входу второго блока кодирования и является информационным входом блока, контрольный выход первого регистра числа соединен с первым входом блока сравнения,-) отличающийся тем, что, с целью повьппения надежности блока, в него введены второй накопитель, второй регистр числа, элемент НЕ, элемент ИЛИ и элемент И, причем управляющий вход второго накопителя и вход элемента НЕ соединены с входом синхро0

5

0

5

низации блока, выход элемента НЕ подключен к управляющим входам первого и второго регистров числа, вход первого блока кодирования соединен с информационным входом блока, выходы пер- I

вого блока кодирования подключены к входам контрольных разрядов первого накопителя, выходы младших разрядов счетчика адреса соединены с адресными входами второго накопителя,

выход которого соединен с информацион- I ным входом второго регистра числа,

выход которого подключен к первым входам элемента И и элемента ШШ, выход которого соединен с информационным входом второго накопителя, выход блока сравнения соединен с вторыми

входами элемента И и элемента ШШ и

I

является выходом Наличие .отказа

блока, выход элемента И является выходом Наличие сбоя блока, контрольный выход первого регистра числа соединен с вторым входом блока сравнения.

Изобретение относится к вычислительной технике и может быть использовано в линиях задержки цифровой информации. Цель изобретения - повышение надежности блока. Блок задержки цифровой информации с самоконтролем содержит блоки 1 и 6 кодирования, счетчик 2 адреса, накопители 3 и 10, элемент НЕ 4, регистры 5 и 11 числа, блок 7 сравнения, элемент ИЛИ 8, элемент И 9. Устройство позволяет различать случайные сбои и отказы (повторяющиеся сбои) разрядов первого накопителя, что повышает достоверность функционирования устройства. 1 ил.