Буферное запоминающее устройство Советский патент 1988 года по МПК G11C19/00 

00

ф

-sj

со

05 00

Изобретение относится к вычислительной технике и может: быть использовано в системах передачи и приема данных, в частности при обработке информации от абонентов в порядке ее поступления.

Целью изобретения является повышение достоверности функционирования устройства.

На чертеже представлена структурная схема запоминающего устройства.

Устройство содержит накопитель 1, блок 2 записи, блок 3 считывания, счетчик 4 адреса, дешифратор 5, блоки 6 и 6j гравнения, счетчик 7 повторений, элементы И 8,-84, элементы ИЛИ 9, и 9, элемент НЕ 10, регистр 11 числа, триггер 12, элемен- 13, и 13 задержки, элемент И-НЕ 14 вход 15 записи, вход 16 считывания, информационные входы 17 и выходы 18. Блоки 1,2,3 и 5 объединены в блок 19 памяти, а элементы 8, и 10 в распределитель 20 импульсов.

В качестве триггера 12 могут быть использованы RS-триггеры или счетные триггеры. В первом случае S-вход триггера должен быть соединен с выходом элемента И 8, а R-вход - с выходом второго элемента 13 задержки. Если использован счетный триггер, то S-вход должен быть соединен с выходом элемента И 8, а тактовый вход - с выходом второго элемента 13J задержки.

Устройство работает следующим образом.

Перед работой счетчик 4, регистр 11, счетчик 7 и триггер 12 обнуляются. На выходе триггера 12 - высокий логический уровень. Входная информация параллельным кодом поступает одновременно на информационные входы входного регистра 11 и на входы второго блока 6 сравнения. Второй блок 6j сравнения сравнивает информацию, записанную во входной регистр 11 числа в предыдущем такте записи с той информацией, которая появилась на входах устройства к приходу последующего синхроимпульса записи. В случае, если к последующему такту записи информация на входах устройства измениласв хотя бы в одном рагзряде своей кодовой комбинаций, то высокий логически уровень с выxcvIa второго блока 6 сравнергия разрешает прохождение синхроимпульса записи через

0

5

0

5

0

5

0

5

0

5

первый элемент И 8,, второй элемент ИЛИ 9 на счетный вход счетчика 4 адреса, который формирует новый адрес для записи слова входной информации. Кроме того, синхроимпульс за- си с выхода второго элемента ИЛИ 9 через первый элемент 13, задержки поступает на синхровход блока 2 записи, при этом информация с выходов регистра 11 числа переписывается в основные, а показания счетчика 7 - в дополнительные разряды ячейки накопителя 1. Через первый 13, и второй 13 элементы задержки синхроимпульс записи поступает на вход Сброс счетчика 7, тем самым обнуляя его, и на синхровход регистра 11 числа, при этом информация, присутствующая в этот момент на входах устройства, запишется в регистр. Дальнейшая запись новых кодовых комбинаций происходит аналогично.

Если же, начиная с какого-то момента времени, входная информация остается неизменной в течение нескольких тактов записи, то, появившись на входах устройства впервые с приходом очередного синхроимпульса записи, она запишется в регистр 11 числа, после чего второй блок 6 сравнения сигналом низкого логического уровня со своего выхода, заблокировав первый элемент И 8,, запретит прохождение последующих синхроимпульсов яаписи на счетный вход счетчика 4 адреса и другие узлы устройства.

Н изкий логический уровень на выходе второго блока 6 сравнения инвертируется элементом И-НЕ 14. Высокий логический уроЪёнь с его выхода разблокирует второй элемент И 8, благодаря чему синхроимпульс записи через первый элемент ИЛИ 9, поступит на счетньй вход счетчика 7 повторений, который считает количество тактов повторяющейся информации, и первый вход триггера 12, переключая его в единичное состояние. При этом на выходе триггера устанавливается низкий логический уровень.

Как только входная информация изменится, то к приходу синхроимпульса записи второй блок 6 сравнения сигналом высокого логического уровня со своего выхода разрешит прохождение синхроимпульса записи через первый элемент И 8 на узлы устройства, одновременно,с этим разрешив прохождение синхроимпульса записи на счетный вход счетчика 7, поскольку ото- рой элемент И Выбудет открыт сигналом высокого логического уровня, поступающим на его второй вход с выхода элемента И-НЕ 14, Под воздействием этого синхроимпульса содержимое счетчика 7 увеличивается на единицу. С выхода первого элемента И 8« синхроимпульс записи через элемент г1ПИ 92 поступает на счетный вход счетчика 4 адреса, где сформируется адрес для записи повторяющейся кодовой нации. Кроме этого, через некоторое ВЕСМЯ, определяемое первым элементом 13, задержки, этот же синхроимпульс поступит на блок 2 записи, при этом информация с выхода регистра 11 числа переписывается в основные, а показания счетчика 7 - в дополнительные разряды ячейки памяти накопителя 1. Еще более задержанный вторым элементом 13 задержки синхроимпульс записи поступает на второй вход триггера 12, возвращая его в исходное состояние (высокий логический уровень на выходе), на вход Сброс счетчика 7 повторений, тем самым обнуляя его, и на синхровход записи в регистр 11 числа. При этом в регистр записывается новая информация. Величину задержки сГ, и сГ , на которую настраиваются соответственно первый 13, и второй 13 элементы задержки, необходимо выбирать исходя из того, что сначала необходимо сформировать адрес, по которому запишется информация, затем после окончания переходных процессов в регистре адреса переписать в накопитель, имеющий основные и дополнительные разряды ячеек памяти, информацию с регистра 11 числа и счетчика 7 повторения, после чего обнулить счетчик и записать во входной регистр новую информацию.

Считывание информации из устройства производится следующим образом. Из внешнего устройства на вход считывания поступают синхроимпульсы, каждый из которых соответствует одному такту выходной информации. Считывание информации производится по заднему фронту импульса считывания. Если в дополнительных разрядах накопителя 1 записаны нули, т,е. информация не повторялась, то на выходе первого блока 6, сравнения появится

сигнал высокого логического уровня (счетчик 7 перед работой обнуляется), разрешая прохождение синхроимпульсов считывания через четвертый элемент И 8 и второй элемент ИЛИ 9, на счетный вход счетчика 4 адреса, который по переднему фронту импульса считывания формирует адрес ячейки

накопителя, В каждом такте считывается информация из следующей по порядку ячейки памяти накопителя 1.

Если в очередной ячейке в допол- нитедьных разрядах записано какоелибо значение, то на выходе первого блока 6, сравнения появится низкий логический уровень, четвертый элемент И 84 будет заблокирован, импульсы считывания не смогут поступать

на счетный вход счетчика 4 адреса. Низкий логический уровень с выхода первого блока 6, сравнения инвертируется элементом НЕ 10, разблокируя тем самым третий элемент И 8,, через

который импульсы считывания поступает на первый элемент ИЛИ 9,, а с него - на счетный вход счетчика 7, Счет тактов синхроимпульсов считывания продолжается до момента совпадения

значения счетчика 7 со значением, записанным в дополнительных разрядах ячейки памяти накопителя 1, При совпадении работа продолжается аналогично описанному, сигнал с выхода второго элемента ИЛИ 9 сбросит показания

счетчика 7.

f

Формула изобретения

Буферное запоминающее устройство,

40 содержащее регистр числа, информационные входы которого являются одноименными входами устройства и соединены с входами первой группы второго блока сравнения, входы второй группы

45 которого подключены к выходам регистра числа и к входам информационных разрядов блока памяти, входы служебных разрядов которого соединены с выходами счетчика повторений и с вхо5Q дами первой группы первого блоки

сравнения, входы второй группы которого подключены к выходам служебньк разрядов блока памяти, выходы информационных разрядов которого твляются

gg информационными выходами устройства, а адресные входы соединены с выходами счетчика адреса, синхровход которого подключен к выходу второго элемента ИЛИ и к выходу- первогр элемента задержки, выход которого соединен с входом записи блока памяти и с входом второго элемента задержки, выход которого подключен к синхро- входу регистра числа и к входу сброса счетчика повторений, синхровход которого соединен с выходом первого элемента ИЛИ, входы которого подключены соответственно к выходу второго элемента первому выходу распределителя импульсов, импульсный вход которого является входом считывания устройства, а управляющий вход

вход которого соединен с первым входом второго элемента И и является входом записи устройства, второй вход первого элемента И подключен к выходу второго блока сравнения, о т- личающееся тем, что, с целью повышения достоверности функционирования устройства, в него введены триггер и элемент И-НЕ, причем входы триггера соединены соответственно с выходом второго элемента И и с выходом второго элемента задержки, инверсный выход триггера под

Изобретение относится к вычислительной технике и может быть использовано в системах передачи и приема данных, в частности, при обработке информации от абонентов в порядке ее поступления. Целью изобретения является повышение достоверности функционирования устройства. Устройство содержит блок памяти, счетчик адреса, регистр числа, первый и второй блоки сравнения, счетчик повторений, распределитель импульсов, триггер, элементы И, ИЛИ, И-НЕ, элементы задержки. Цель изобретения достигается записью по каждому адресу накопителя контрольного кода количества тактов устройства с одинаковой информацией на входах. При считывании контрольный код поступает на одни входы блока сравнения, другие входы которого соединены с выходами счетчика- повторений. В случае несравнения блокируется работа счетчика адреса и разрешается инкременти- рование счетчика повторений до момента сравнения. В результате информация на выходе устройства остается без изменений в течение времени, задаваемого контрольным кодом. 1 ил. сл

и второй выход соединены соответствен- 5 ключен к первому входу элемента

но с выходом первого блока сравнения и с первым входом второго элемента ИЛИ, второй вход которого подключен к выходу первого элемента И, первый

Редактор Л.Гратилло

Составитель О.Исаев Техред М .Дкаык

Заказ 2273/50

Тираж 590

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

И-ИЕ, второй вход и выход которого соединены соответственно с выходом второго блока сравнения и с вторым входом второго элемента И.

Корректор М.Демчик

Подписное