Устройство контроля интегральных схем Советский патент 1988 года по МПК G01R31/303 

ОО

О О)

со

4

1

Изобретение относится к устройствам контроля интегральных схем и может быть применено для функционалного контроля интегральных схем (ИС

Цель изобретения - повышение точности устройства контроля.за счет введения режима автоматическор корректировки измерительных элементов.

На фиг.1 изображено устройство контроля интегральных схем; на фиг. блок-схема многоканального компаратра; на фиг.З - значение размеров блка памяти и возможное расположение зон разбросов порогов многоканаль- ного компаратора.

Устройство содержит первый 1, втрой 2, третий 3, четвертый А и пяты 5 входы устройства, первый 6, второ 7, третий 8 и четвертый 9 счетчики, блок 10 памяти, первый 11 и второй 12 мультиплексоры, первый 13, второй 14, третий 15 и четвертый 16 ци роаналоговые преобразователи (ЦАП), первый 17, второй 18 и третий 19 ре гистры, многоканальные ключи 20, мнгоканальный компаратор 21, испытуемая НС 22, первый 23, второй 24, третий 25, четвертый 26, пятый 27, шестой 28, седьмой 29, восьмой 30 и девятый 31 элементы И, первый 32,втрой 33 и третий 34 элементы НЕ, элемент РАВНОЗНАЧНОСТЬ 35, элемент ИЛИ 36 и блок 37 управления.

Блок 37 управления содержит шину 38 Самопроверка, шину 39 Автокалибровка, шину 40 функционирование, шину 41 Пуск, первый 42, втрой 43, третий 44 и четвертый 45 триггеры, генератор 46 тактовых импульсов; первый 47, второй 48, третий 49 и четвертый 50 индикаторы, элеме,нты И 51-53, первый 54, второй 55 и третий 56 формирователи импульсов и элемент ИЛИ 57,

Многоканальный компаратор 21 состоит из первого 58 и второго 59 копараторов (одноканальных), элемента И 60 и первого 61 и второго 62 элементов ИЛИ-НЕ,

Выходы счетчика 6 соединены с певыми входами блока 10 памяти и первыми входами мультиплексоров 11 и 1 вторые входы которых соединены соответственно с вторыми 2 и третьими 3 входами устройства, а третьи входы с первым выходом блока 37 управления. Выходы мультиплексоров 11 и 12 через 11ЛП 13 и 14 соответственно

Q g

Q 5 О

5

0

5

0

5

соединены с соответствующими входами опорных напряжений многоканальных ключей 20, Информационные входы ключей 20 соединены с первыми выходами блока 10 памяти, вторые входы которого соединены с информационными входами многоканального компаратора 21, Четвертый и пятый входы устройства соединены с первыми входами второго 7 и третьего 8 счетчиков. Выходы счетчиков 7 и 8 через второй 18 и третий 19 регистры и через третий 15 и четвертый 16 ЦАП соединены с соответствующими входами опорных напряжений многоканального компаратора 21, Измерительные входы многоканального компаратора 21 соединены с выходами многоканальных ключей 20 и клеммами ИС 22, Выходы многоканального компаратора 21 соединены с информационными входами регистра 17, Стробовый и сбросовый входы регистра 17 связаны Соответственно с вторым и третьим выходами блока 37 управления. Первый вход блока управления соединен с третьим выходом блока 10 памяти. Четвертый выход блока памяти соединен через элемент НЕ 34 с первыми входами элементов И 27 и 28, первыми входами элементов И 26 и 29 и вторым входом блока 37 управления. Четвертый выход блока управления соединен со стробовыми входами второго 18 и третьего 19 регистров. Пятый выход блока 10 памяти соединен с вторыми входами элементов И 27 и 29 и через элемент НЕ 33 с вторыми входами элементов И 26 и 28, Третьи входы элементов И 26 и 28 соединены с третьими входами первого 27 и третьего 29 элементов И и пятым выходом блока 37 управления, шестой выход крторого соединен с первым входом девятого элемента И 31, Выход элемента И 31 соединен с тактовьм входом четвертого счетчика 9, выход старшего разряда которого соединен с третьим входом блока 37 управления. Седьмой выход блока управления соединен с первыми входами элементов И 24 и 25, вторые входы которых соединены с восьмым выходом блока 37 управления, первым входом элемента И 30 и вторым входом элемента И 31, Третий вход элемента И 31 соединен с выходом элемента РАВНОЗНАЧНОСТЬ 35 через элемент НЕ 32 и с вторым входом элемента И 24, третьн входы элементов И 25 и 30 соединены с первым входом элемента РАВНОЗНАЧНОСТЬ 35 и выходом элемента ШШ 36, Входы элемента ИЛИ 36 соединены с выходами третьего регистра 19 и в входами элемента И 30, выход которого соединен с вторым входом элемента РАВНОЗНАЧНОСТЬ 35, шестой выход блока 10 памяти соединен с четвертым входом третьего элемента И 25, выход которого соединен с четвертым входом блока 37 управления. Пятый вход блока 37 управления соединен с выходом второго элемента И 24, четвертый вход восьмого элемента И 30 соединен с девятым выходом блока 37 управления. Десятый выход блока 37 управления соединен с входом записи счетчика 9, информационные входы которого соединены с седьмыми выходами блока 10 памяти. Восьмой выход блока 10 соединен с четвертым входом второго элемента Н 24, выход восьмого элемента И 30 соединен с шестым входом блока 37 управления Шина, 38 Самопроверка блока 37 управления соединена с первым, вторым и третьим выходами блока 37 управления, шина 41 Луск через первый формирователь 54 импульсов соединена с четвертым выходом блока 37 управления, nepBbLi входом элемента И 51 и через формирователь 35 импульсов с первым входом элемента ИЛИ 57, первыми входами первого 42, второго 43 третьего 44 и четвертого 45 триггеров и пятым выходом блока 37 управления. Первый вход блока 37 соединен с вторым входом первого триггера 42. Выход триггера 42 соединен с первым входом элемента И 52, выход которого соединен с шестым выходом блока 37 управления. Седьмой выход блока 37 соединен с первым выходом генератора 46 тактовых импульсов, второй выход которого соединен с вторым входом элемента И 52. Третий вход элемента И 52 соединен с первым выходом второго триггера 43. Первые выходы четвертого 45 и третьего 44 триггеров соединены соответственно с четвертым и пятым входами элемента И 52, первый 47, второй 48, третий 49 и четвертый 50 индикаторы соединены с вторыми выходами соответственно первого 42, второго 43, третьего 44 и четвертого 45 триггеров. Шина 39 Автокалибровка соединена

5

10

15

20

3706344

со вторым входом элемента И 51 и первым входом элемента И 53. Второй вход элемента 53 соединен с третьим выходом генератора 46 тактовых импульсов, а выход - с восьмым выходом блока 37 управления. Девятый выход блока 37 соединен с выходом элемента И 51. Десятый выход блока 37 управления соединен с шиной 40 Функционирование. Второй вход блока 37 управления соединен с третьим входом второго триггера 43, третий вход блока 37 управления соединен че- реэ третий формирователь 56 импульсов с вторым входом элемента ИЛИ 57, выход которого соединен с одиннадцатым выходом блока 37 управления.

Каждьш канал многоканального компаратора 21 состоит из компараторов 58 и 59 элемента И 60, а также первого 6 1 и второго 62 элементов ИЛИ-НЕ. Иг мерительные входы компараторов 58 и 59 соединены с измерительным вхо- 25 дом многоканального компаратора 21, первый вход опорного напряжения многоканального компаратора 21 соединен с входом опорного напряжения первого компаратора 58, а второй вход опорного напряжения многоканального компаратора 21 соединен с входом опорного напряжения второго компаратора 59, выход которого соединен с входом элемента И 60 и входом первого элемента ИЛИ-НЕ 61, выход которого соединен с входом второго элемента ИЛИ-НЕ 62, второй вход которого соединен с выходом элемента И 60, выход первого компаратора 58 соединен с входом элемента И 60 и входом первого элемента ИЛИ-НЕ 61, выход элемента ИЛИ-НЕ 62 является выходом многоканального компаратора 21, вход ожидаемой комбинации которого соединен с входом элемента И 60 и входом первого элемента ИЛИ-НЕ 61. Устройство работает следующим образом.

Первоначально устанавливаются коды на входах 1-5 устройства. Затем выбирается режим работы. Устройство может работать в трех режимах: самопроверки порогов срабатывания многоканального компаратора 21; автоматической корректировки зоны порогов многоканального компаратора 21 и функционального контроля ИС. Первоначально устройство запускают в работу в первых режимах, чтобы га30

35

40

45

50

55

рантировать высокую достоверность контроля. Запись кодов пороговых напряжений в счетчики 7 и 8 осуществляется подачей на шину 39 Автокалибровка единичного сигнала и сигнала на шину 41 Пуск, который через элемент И 51 и формирователь 54 импульсов поступает на входы записи счгетчиков 7 и 8. Осуществляется пере пись кодов с входов 4 и 5 в счетчики 7 и 8. Для работы в режиме самопроверки на шине 38 Самопроверка устанавливается 1, а на шине 3 Автокалибровка - О. При этом зо- на адресов блока 10 памяти определяет только тесты самоконтроля. Адре определяется п-разрядами входа 1 и одним разрядом шины 38 Самопроверка. Устройство начинает работать после поступления сигнала на шину 41 Пуск, который, пройдя формировател 54 импульсов, поступает на вход разрешения записи в счетчик 6. Происходит запись начального адреса тестов. Затем импульс с формирователя 54 импульсов через формирователь 55 импульсов осуществляет перепись информации из счетчиков 7 и 8 соответственно в регистры 18 и 19, с выходов которых коды поступают на входы ЦАП 15 и 16, которые устанавливают величины опорных напряжений на входах многоканального компаратора 21. Коды величин уровней входных напряжений для многоканальных ключей 20 за даются со счетчика 6 через мультиплексоры 11 и 12 на входы ЦАП 13 и 14, которые и задают величины уровней входных напряжений. Многоканальные ключи 20 формируют входные воздействия на выходе ИС 22 с этими заданными уровнями. В режиме самопроверки величина входного уровня на 22

выходе ИС IL меняется от нуля до наибольшего допустимого для данного устройства напряжения.

Принцип работы устройства поясня- I

ется на фиг.З с учетом разрядов блока 10 памяти.

Первые выходы блока 10 памяти хранят признаки входной информации на выходе ИС 22; вторые выходы - признаки ожидаемой информации; третий выход - признак окончания тестов; четвертый выход - отображение границы расположения верхнего порога многоканального компаратора 21; пятый выход - отображение границы рас

5 0

5

0

Ь

0

5

0

Положения нижнего порога многоканального компаратора 21; шестой выход - отображение нижней допустимой границы нижнего порога и верхней допустимой границы верхнего порога многоканального компаратора 21; седьмые выходы - уставку, равную коду величины допустимой зоны разбросов порогов многоканального компаратора 21; восьмой выход - отображение допустимых границ нижнего и верхнего порогов многоканального компаратора 21 .

На фиг.З приведены значения 4-6 и 8 разрядов блока 10 памяти при самопроверке и автокалибровке устройства. При самопроверке осуществялется проверка устройства исходя из расчетных уставок на входах 2-5. При этом подразумевается, что ЦАП 13-16 работают идеально, т.е. их погрешность не влияет на оценку работы устройства. После запуска устройства триггеры 42-45 находятся в сброшенном состоянии, при котором погашены индикаторы 47-50 и на входы элемента И 52 поступают единицы, т.е. разрешается прохождение тактовых импульсов с генератора 46 тактовых импульсов на вход счетчика 6, что приводит к последовательному наращиванию кода в счетчике 6. Это означает, что происходит последовательная выборка ячеек из блока 10 памяти, а на опорные входы многоканальных ключей 20 поступает напряжение, которое формируется по коду со счетчика 6 через мультиплексоры 11 и 12 по разрешению с шины 38 Самопроверка на ЦАП 13 и 14. Таким образом на выходах многоканальных ключей 20 формируется линейнонарастающее напряжение (с точностью до кванта), которое поступает на входы многоканального компаратора 21 (контролируемая ИС отсутствует) . При этом существует взаимно однозначное соответствие между

амплитудой входного напряжения (U ) ,

и кодом адреса (.А)

и

6х

А л

где - квант ЦАП 13 и 14.

Следовательно, согласно каждому тесту ожидаемые комбинации поступают на многоканальный компаратор 21 и

а значит в

нозначно определяют U

блоке 10 памяти выделяемые разряды

могут хранить зоны допустимых разбросов порогов многоканального компаратора 21, При и g, - и J. не должен браковать ни один из каналов многоканального компаратора 21, поэтому элемент И 25 пропускает на триггер 43 все браки по разрешению с шестого выхода блока 10 памяти и с элемента ИЛИ 36, который и определяет появление хотя бы одного брака. Регистр 17 хранит брак в течение одного такта. Элемент РАВНОЗНАЧНОСТЬ 35 фиксирует ситуации: все каналы либо бракуются, либо не фиксируют брака - в этом случае на его выходе имеется 1. Восьмой разряд блока 10 памяти хранит именно эти ситуации. В противном случае через элемент И 24 проходит сигнал О с выхода элемента 33 через элемент НЕ 32 дает единицу на входе элемента И 24 на

триггер 43.

I

Правильно работающий многоканальный компаратор 21 должен в зоне О i и у и, давать по всем каналам годность; в зоне U, Ug U возможность хотя бы один брак из

всех каналов; в. зоне

2

и.

по всем каналам обязательно брак; в зоне и, t Ug, i и возможен хотя бы один брак из всех каналов; в зоне U и р, по всем каналам годность. Триггер 43 фиксирует браки пр самопроверке, когда компаратор 21 неверно реагирует на U g. Для обеспечения развязок гонок стробиро- вание сигналов с компаратора 21 осуществляется с разных выходов генератора 46 тактовых импульсов на регистр 17 и на элементы И 25 и 24 по отношению к тактам на счетчике 6. В счетчик 9 записывается в исходном состоянии из блока 10 памяти величина допустимой 9ОНЫ разброса порогов

и , - и,

паратора 21

и,

) многоканального ком- а затем в момент перехода UCP записывается величина (и 4 - Uj}. Через элемент И 31 начинают поступать импульсы в моменты от сутствия годности и отсутствия одновременно всех браков по всем каналам с элемента РАВНОЗНАЧНОСТЬ 35 через элемен-;; НЕ 32. В случае превышения реальной зоны рабросов порогов многоканального компаратора 2 над формой происходит переполнение счетчика 9 и триггер 45 фиксирует этот вид брака. Такой вид проверки нужен

10

15

20

25

и 30

35

40

45

- 50

3706348

для тех случаев,когда необходимо знать о возможности корректировки порогов многоканального компаратора 21, чтобы исправить его отклонения. Если не происходит фиксации брака устройства, то при U U режим самопроверки заканчивается, так как в этот период на третьем выходе блока 10 памяти появляется 1, которая изменяет состояние триггера 42, фиксирующего конец режима. С одного плеча триггера 42 поступает О на элемент И 52, запрещая дальнейшую работу устройства, а с другого плеча - сигнал на индикатор 47, вызывая его свечение.

Многоканальный компаратор 21 фиксирует входные сигналы на компараторах 58 и 59, сравнивая их с пороговыми напряжениями с ЦАП 15 и 16. При превышении входного сигнала по сравнению с напряжениями на входах опорных напряжений компараторы 58 и 59 на своих выходах устанавливают 1. При подаче ожидаемой 1 на входах элемента И 60 присутствуют все 1. На выходе элемента И 60 имеется 1, на выходе элемента ИЛИ-НЕ 62 - О. В случае подачи ожидаемого О на входах элементов ИЛИ-НЕ 62 и И 60 находятся О, а на выходе элемента ИЛИ-НЕ 62 - 1, что соответствует браку. В случае входного сигнала ниже пороговых напряжений, на выходе компараторов 58 и 59 имеются нули. При ожидаемой информации О на входах элемента ИЛИ-НЕ 61 присутствуют нули,на выходе - 1, которая устанавливает О на выходе элемента ИЛИт-НЕ 62, что соответствует годности. В иных случаях на входах элемента И 60 и элемента ИЛИ-НЕ 61 нет одинаковых логических сигналов, что соответствует нулям на их выходах и единице на выходе элемента ИЛИ-НЕ 62, т.е. брак.

Принцип работы устройства в режиме автокалибровки (фиг.З, показаны возможные расположения зон порогов многоканального компаратора 21). В предыдущем процессе выявляют ошибки в работе компаратора 21. Теперь выясняют являются ли эти ошибки катастрофическими или они исправимы. Для этого производится определение двух параметров: величины зоны разбросов порогов многоканального компаратора 21 и начало зоны порогов.

55

На фиг.З показаны разбросы порогов многоканального компаратора 21 для О и 1. Позиции 1а и 1в на фиг.З требуют автокалибровки зон порогов, а позиция 16 не требует проведения автокалибровки и фиксируется в режиме самопроверки как годная ситуация Позиция 2 на фиг.З показывает положение зон порогов многоканального компаратора 21 после проведения автокалибровки, что поясняет принцип автокалибровки - начало зоны разбросов порогов всегда приводится к нижней границе допустимой зоны разбросов порогов, т.е. производится увеличение или уменьшение уставок. Позиция 16 на фиг.З соответствует годности устройства, а позиция 1г соответствует неисправному устройству. Режим работы автокалибровки определяется единицами на двух шинах 38 и 39 Самопроверка и Автокалибровка. В зтом случае происходит запуск контроля устройства аналогично предыдущему режиму.

Устройство работает аналогично за исключением вычисления новых кодов опорных напряжений на многоканальном компараторе 21. При первом же появлении брака на выходе элемента НЕ 32 появляется 1, что приводит к появлению раэрешения на элементах И 26-29, при этом условия увеличения или уменьшения содержимых счетчиков 7 и 8 следующие:

1.Увеличение содержимого счетчика 7 (смещение уставки вверх, так как реальные пороги ниже U,) осуществляется импульсами на выходе элемента И 28 при условии П4 (где а - значение выхода элемента НЕ 32; П4 и П5 - признаки блока 10 памяти).

2.Уменьшение содержимого счетчика 7 (смещение уставки вниз, так как реальные пороги выше U) осуществляется импульсами на выходе элемента

И 27 при условии П4

3.Увеличение содержимого счетчика 8 (смещение уставки вверх, так как реальные пороги ниже U) осуществляется импульсами на выходе элемента И 25 при условии П54 n4ija;

4.Уме}1ьшение содержимого счетчика 8 (смещение уставки вниз, так как реальные пороги выше Uj) осуществляется импульсами на выходе элемента

И 26 при условии П44 П54а.

0

5

0

5

0

В результате устройство хранит идеальные уставки в регистрах 18 и 19 и скорректированные уставки в счетчиках 7 и 8. В этом режиме элементы И 24 и 25 заблокированы О с шестого и восьмого выходов блока 10 памяти. Контроль в режиме автокалиб- ровки заканчивается, если фиксируется брак на триггере 45. В противном случае устройство после фиксации новых уставок автоматически переходит в режим, аналогичный самопроверке, путем продолжения тестов с изменением значений шестого и восьмого выходов блока 10 памяти на соответствующие режиму самопроверки. Окончание второй части режима автокалибровки происходит по появлению 1 на третьем выходе блока 10 памяти, изменяется состояние триггера 42 и подается запрещающий сигнал на элемент И 52, останавливая работу устройства.

По окончании режима автокалибровки устройство подготовлено (если не имеется катастрофических отказов) к проведению функционального контроля ИС. Для этого снимаются единичные сигналы с шин 38 и 39 и устанавливаются нулевые сигналы, а на шине 40 функционирование устанавливается 1. Работа устройства начинается с подачи сигнала на шину 41 Пуск, после чего происходит запись начального адреса в счетчик адреса 6 по сигналу с формирователя 54, сброс триггеров 42-45 и запись кодов уставок порогов из счетчиков 7 и 8 в регистры 18 и 19. На ЦАП 13 и 14 уставки задаются с входов 2 и 3 через мультиплексоры 11 и 12. В этом режиме элементы И 27, 28 и 31 заблокированы сигналами с шин 38 и 39, Фик5 сация брака осуществляется на триггере 44 через элементы И 29 и ИЛИ 36. Функциональный контроль ИС начинается с подачи входных воздействий на выходы, которые являются вьгходами ИС. Для тех выводов ИС, которые являются выходами, эти каналы многоканальных ключей 20 находятся в третьем состоянии. Входные воздействия формируются по уровням, задаваемым с ЦАП 13 и 14. Выходные сигналы ИС поступают на входы многоканального компаратора 21, где сравниваются с ожидаемыми комбинациями, поступающими с блока 10 памяти. Браки

5

0

5

с многоканального компаратора 21 фиксируются на регистре 17 по стробам с генератора 46 тактовых импульсов. Затем через элемент HJTli 36 брак (единичный сигнал) поступает на триггер 44 через элемент 30 И по разрешению с шины 40. Контроль заканчивается либо по сигналу брак, фиксируемому на триггере 44 и индикаторе 49, либо по сигналу годности, фиксируемому на триггере 42, как и ранее, в последнем тесте для данного режима.

Каждый канал многоканального компаратора 21 сравнивает аналоговые сигналы с опорными напряжениями с ЦАП 15 и 16 на одноканальных компараторах 58 и 59, которые выделяют сигналы в цифровой форме. Эти сигналы поступают на входы элементов 60 и 61, которые в случае совпадения сигналов браков с ожидаемой комбинацией через элемент 1ШИ-НЕ 62 выделяют сигнал Брак.

Формула изобретения

1. Устройство контроля интегральных схем, содержащее первый счетчик, блок памяти, блок упрагшения, первый и второй мультиплексоры, первый, второй, третий и четверть цифроанало- говые преобразователи, первый регистр, многоканальные ключи, многоканальный компаратор, первый, второй и третий элементы И, первый элемент НЕ, элемент ИЛИ, элемент РАВНОЗНАЧНОСТЬ, причем информационные входы первого счетчика соединены с первыми входами устройства, первые входы первого и второго мультиплексоров соединены соответственно с вторыми и третьими входами устройства, выходы первого счетчика соединены с первыми входами блока памяти и вторыми входами первого и второго мультиплексоров, выходы которых соединены соответственно с входами первого и второго цифроаналоговых преобразователей, выходы которых соединены с соответствующими входами многоканальных ключей, информационные входы которых соединены с первыми выходами блока . памяти, вторые входы которого соединены с информационными входами многоканального компаратора, измери- уельные входы которого соединены с выходами многоканальных ключей с клеммами для подключения объекта

контроля, выходы третьего и четвертого цифроаналоговых преобразователей соединены с соответствующими входами опорных напряжений многоканального компаратора, выходы которого соединены с информационными входами первого регистра, выходы которого соединены с входами элемента ИЛИ и входами первого элемента И, выход которого соединен с первым входом элемента РАВНОЗНАЧНОСТЬ, выход которого соединен через элемент НЕ с первым входом второго элемента И, выход элемента ИЛИ соединен с вторым входом элемента РАВНОЗНАЧНОСТЬ и первым вхо- дом третьего элемента И, первый выход блока управления соединен с тактовым входом первого счетчика,а чторой выход - с входом записи первого счетчика, третий выход блока управления соединен с вторым входом блока памяти, а четвертый - с третьим входом блока памяти и третьими входами первого и второго мультиплексоров, первый вход блока управления соединен с третьим выходом блока памяти, четвертый и пятый выходы которого соединены с вторыми входами соответственно второго и третьего элементов И, выходы которых соединены соответственно со вторым и третьим входами блока управления, пятьш выход которого соединен с тактовым входом первого регистра, о т л и ч а

ю щ е е с я тем, что, с целью повышения точности контроля, в него введены второй, третий и четвертый счетчики, второй и третий регистры,

четвертый, пятый, шестой, седьмой, восьмой и девятый элементы И, второй и третий элементы НЕ, причем инфор- мационные входы второго И третьего счетчиков соединены соответственно

с четвертыми и пятыми входами устройства, выходы второго и третьего счетчиков соединены с информационными входами второго и третьего регистров соответственно, выходы которых соединены с входами третьего и четвертого цифроаналоговых преобразователей соответственно, шестой выход блока управления соединен с входом сброса первого регистра, входами записи второго и третьего регистров, седьмой выход блока управления соединен с первыми входами четвертого, пятого, mecToi o и седьмого элементов И, вторые входы ко

торых соединены с выходом первого элемента НЕ и первым входом девятого элемента И, выход которого соединен с тактовым входом четвертого счетчика, шестой выход блока па- ,мяти соединен с третьими входами чет вертого и седьмого элементов И и Четвертым входом блока управления и через третий элемент НЕ - с третьими входами пятого и шестого элементов И, седьмой выход блока памяти соединен с четвертыми входами пятого и седьмого элементов И и через второй элемент НЕ - с четвертыми вхо дами четвертого и шестого элементов И, восьмой выход блока памяти соединен с информационными входами четвертого счетчика, выход которого соединен с пятым входом блока управления, шестой вход которого соединен с выходом восьмого элемента И, восьмой выход блока управления соединен с вторыми входами второго и третьего элементов И, первым входом восьмого и вторым входом девятого элементов И, девятый выход блока управления соединен с вторым входом восьмого элемента И,третий вход которого соединен с выходом элемента ИЛИ, четверты входы второго и третьего элементов И и третий вход девятого элемента И соединены с четвертым выходом блока управления, десятый выход которого соединен с первыми управляющими входами второго и третьего счетчиков, вторые и третьи управляющие входы которых соединены соответственно с выходами пятого, шестого, седьмого и четвертого элементов И, одиннадцатый выход блока управления соединен с входом записи четвертого счетчика .

2, Устройство по П.1, о т л и

5

0

о

6

0

та И соединен с вторым выходом блока, третий выход которого соединен с тиной Самопроверка, первым входом третьего элемента И, четвертый выход блока соединен с первым выходом генератора тактовых импульсов, второй выход которого соединен с первым входом второго элемента И, третий выход генератора тактовых импульсов соединен с вторым входом третьего элемента И, шина Автокалибровка соединена с вторым входом первого элемента И, третьим входом третьего элемента И, первые выходы первого, второго, третьего и четвертого триггеров соединены соответственно с вторым, третьим, четвертым и пятым входами второго элемента И, а вторые выходы первого, второго, третьего и четвертого триггеров соединены соответственно с первым, вторым, третьим и четвертым индикаторами, первый вход первого триггера соединен с первым входом блока, второй вход которого соединен через третий формирователь импульсов с первым входом элемента ИЛИ, третий вход блока соединен с первым входом четвертого триггера, четвертый вход блока соединен с первым входом второго триггера, второй. вход которого соединен с пятым входом блока, шестой вход которого соединен с первым входом третьего триггера, пятый выход блока соединен с выходом второго формирователя импульсов, вторым входом элемента ИЛИ, вторыми входами первого, третьего и четвертого триггеров и третьим входом второго триггера, шестой выход блока соединен с выходом третьего элемента И, третий выход генератора тактовых импульсов соединен с седьмым выходом блока, восьмой выход которо

Изобретение относится к контролю интегральных схем. Цель изобретения - повышение точности устройства контроля интегральных схем. Устройство содержит счетчик 6, блок 10 памяти, мультиплексоры 11 и 12, циф- роаналоговые преобразователи 13-16, регистр 17, многоканальные ключи 20, многоканальный компаратор 21, элементы И 23 и 24, элемент НЕ 32, элемент РАВНОЗНАЧНОСТЬ 35, элемент ИЛИ 36 и блок 37 управления. Введение счетчиков 7-9, элементов И 25-31,регистров 18 и 19, элементов НЕ 33 и 34 и образование новых функциональных связей обеспечивает режим автоматической корректировки измерительных элементов. В описании приведены Примеры выполнения блока 37 управления, включакяцего триггеры 42-45, генератор 46 тактовых импульсов, индикаторы 47-50, шины 38-41 са- мопрозерки, автокалибровки, функцио-- нирования и пуска, элементы И 51-53, формирователи 54-56 импульсов и элемент ИЛИ 57, и многоканального компаратора 21. 2 з.п. ф-лы, 3 ил. i (Л

чающееся тем, что блок управ- 45 ° соединен с выходом первого элеменления содержит шины Самопроверка, Автокалибровка, Функционирование и Пуск, первый, второй, третий и четвертый триггеры, генератор тактовых импульсов, первый, второй, третий и четвертый индикаторы, первый, второй и третий элементы И, перта И, выход элемента ИЛИ соединен с девятым выходом блока, десятый выход блока соединен с шиной Функционирование, а шина Автокалибровка 5Q соединена с одиннадцатым выходом блока.

та И, выход элемента ИЛИ соединен с девятым выходом блока, десятый выход блока соединен с шиной Функционирование, а шина Автокалибровка соединена с одиннадцатым выходом блока.

каналов, каждый из которых содер- жчт первый и второй компараторы,

первый и вто.рой элементы ИЛИ-НЕ, элемент И, причем выход первого компаратора соединен с первыми входами

элемента И и первого элемента ИЛИ-НЕ, выход второго компаратора соединен с вторыми входами элемента И и первого элемента ИЛИ-НЕ, выходы которых соединены соответственно с первым и вторым входами второго элемента ИЛИ-НЕ, измерительный вход многоканального компаратора соединен с измерительными входами первого и второго компараторов,информационный вход

многоканального компаратора соединен с третьими входами элемента И и первого элемента ИЛИ-НЕ,первый и второй входы опорных напряжений многоканального компаратора соединены с соответствующими входами опорных напряжений первого и второго компараторов, выход второго элемента ИЛИ-НЕ соединен с выходом многоканального компаратора.

Фиг.1