Устройство для контроля интегральных схем Советский патент 1985 года по МПК G06F11/30 G01R31/28 

которых соединены соответственно с входами задания режимов напряжений устройства и выходом счетчика, соедИ енным также с адресным входом блока памяти и вторым информационным входом блока индикации, второй информационный выход блока памяти соединен с третьим входом блока ключей и первыми входами элементов И группы, вто рые входы которых соединены с выходом третьего элемента И, третий информационный выход блока памяти соединен с четвертым входом первого элемента И и третьим информационным входом блока индикации, четвертый

1795

информационный вход которого и второй вход шестого элемента И соединены с четвертым информационным выходом блока памяти, пятый информационный выход которого соединен с пятым информационным входом блока индикации, разрешающим входом регистра и вторым входом пятого элемента И, выход второго элемента И соединен с входом опроса блока памяти, входы первого и второго регулируемых источников напряжений подключены к входам задания режимов напряжений устройства,вход повторного пуска устройства соединен с вторым входом первого элемента ЯПИ.

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ИНТЕГРАЛЬНЫХ СХЕМ, содержащее блок памяти, генератор тактовых импульсов, четыре регулируемых источника напряжений, первый элемент ИЛИ, многоканальньй компаратор и блок ключей, причем первая группа информационных выходов блока памяти соединена с первым входом блока ключей и первым информационным входом многоканального компаратора, второй информационный вход которого соединен с выхо- дом контролируемой схемы, и выходом блока ключей, а первый и второй входы опорных напряжений - с выходами первого и второго регулируемых источников напряжений, отличающееся тем, что, С целью повышения достоверности контроля, в устройство введены два мультиплексора, счетчик, шесть элементов И, группа элементов И, второй элемент ИЛИ, формирователь импульсов, триггер, регистр, элемент РАВНОЗНАЧНОСТЬ, элемент НЕ, причем вход Пуск устройства соединен с первыми входами первого элемента ИЛИ, первого, второго и третьего элементов И и с разрешающим входом счетчика, счетный вход которого соединен с выходом первого элемента И, выход первого элемента ИЛИ через формирователь импульсов соединен с входами сброса триггера и регистра, информационный вход которого соединен с выходом многоканального компаратора, а группа выходов соединена с входами четвертого элемента И, второго элемента ИЛИ и первым информационным входом блока индикации, первый, второй и третий выходы генератора тактовых импульсов соединены соответственно с вторыми входами первого, второго и третьего элементов И, третьи входы которых и разрешающий вход блока индикации соединены с выходом триггера, первый и второй установочные входы кото(Л торого соединены соответственно с выходами пятого и шестого элементов И, первые входы которых соединены соответственно с выходами второго элемента ИЛИ и элемента НЕ, вход которого соединен с выходом элемента РАВНОЗНАЧНОСТЬ первый и второй входы которого соединены соответственно с выходами второго элемента S| ИЛИ и четвертого элемента И, выходы СО СП элементов И группы соединены с группой разрешающих входов многоканального компаратора, выходы первого и второго мультиплексоров соединены с входами третьего и четвертого регулируемых источников напряжений, выходы которых соединены с первым и вторым входами опорных напряжений блока ключей, вход задания режима работы устройства соединен с входом режима блока памяти, вторым входом блока ключей и управляющими входами первого и второго мультиплексоров, первый и второй информационные входы

Изобретение относится к области вычислительной техники и может быть применено для контроля интегральных схем (ИС).

Целью изобретения является повышение достоверности контроля интегральных схем,

На чертеже показано устройство для контроля.

Устройство содержит блок 1 памяти, элемент НЕ 2, многоканальный компаратор 3, генератор 4 тактовых импульсов, четыре регулируемых источника 5-3 напряжения, два мультиплексора 9 и 10, блок 11 индикации, ИС 12, к которой подключены входы уст-. ройства, счетчик, 13, шесть элементов И 14-19, группу элементов И 20, состоящую из некоторого количества элементов И,.у которых первые входы объединены и соединены с выходом треего элемента И, а вторые входы соединены с выходами блока памяти, два элемента ИЛИ 21 и 22, формирова-гедь 23 импульсов (вьшолненный, например на одновибраторе), шину Пуск 24, шину 25 повторного пуска, четыре шины 26-29 задания режимов, шину 30 режима работы, триггер 31, регистр 32, элемент 33 РАВНОЗНАЧНОСТЬ блок 34 ключей, один канал которого выполнен, например, из двух элементов И 35 и 36 элемента ИЛИ 37, инвертора 38, двух ключей 39 и 40 инвертора 41.

Устройство работает следующим образом.

Для контроля ИС 12 на шине 30 режима работы выставляется нулевой сигнал, по которому мультиплексоры 9 и 10 передают коды на источники 7 и 8 напряжений с шин 26 и 27 задания режимов, которые держат неизменным свое состояние в течение времени функционального контроля. С источников 7 и 8 напряжений задаются уровни входных нулей и единиц на блок 34 ключей (на ключи 39 и 40) Устройство начинает контроль ИС 12 после поступления сигнала на шину Пуск 24. При этом происходит сброс триггера 31 и регистра 32 от сигнала через элемент ИЛИ 22 -и формирователь 23 импульсов. Счетчик 13 находится в сброшенном состоянии до прихода сигнала на шину Пуск 24, после поступления сигнала на последнюю счетчик 13 начинает отсчитывать импульсы с генератора 4 тактовых импульсов, проходящих через элемент И 14. Элементы И 14 - 16 пропускают импульсы с генератора 4 тактовых импульсов по разрешениям с триггера 31 и шины Пуск 24, После каждого наращивания содержимого счетчика 13 происходит запрос блока 1 памяти по импульсам с элемента И 15. Блок 1 памяти выставляет на своих выходах информацию, которая соответствует выбранному адресу, задаваемому со счетчика 13 и шины 30 режима работы которая делит поле памяти 1 блока н две части, соответствующие полю контроль;1ых тестов для БИС и полю контрольных тестов устройства контроля. Выбору первого поля блока 1 памяти соответствует нулевое состоя ние шины 30 режима работы, а выбору второго поля соответствует единично состояние шины 30 режима работы. В режиме функционального контрол с блока 1 памяти считываются разряд и группы разрядов, имеющие следующе назначение. Первая группа разрядов блока 1 памяти задает информцию входных воз действий на блок 34 ключей и как ож даемые комбинации на входы многоканального компаратора. Вторая группа разрядов блока 1 .памяти задает признак входа или выхода по измерительной цепи, поступая на вход блока 34 ключей, разрешает (нулем) или запрещает (.единицей) подачу входных воздействий, информация которых задается с перво группы разрядов блока 1 памяти. В то же время вторая группа разрядов запрещает (нулем) или разрешает (единицей) работу каналов моноканаль ного компаратора 3, запрещая или разрешая прохождение стробов на нег через многоканальный элемент И 20 с элемента И 16 и генератора 4 такт вых импульсов. Третий разряд блока 1 памяти фик сирует момент конца с признаком годности контроля, запрещая прохождение импульсов через элемент И 14 с генератора 4 тактовых импульсов на счетчик 13. Четвертый разряд блока 1 памяти разрешает фиксацию неправильной работы устройства при контроле само го устройства, подавая разрешение (единицей) на элемент И 19. Пятый разряд блока 1 памяти блок рует (маскирует) браки, возникающие в процессе контроля ИС 12 в неопреде ляемые тестами моменты времени, а также маскирование браков при контроле самого устройства, подавая разрешение на элемент И 18 и регистр 32. Третий, четвертьй и пятый разряд блока 1 памяти выводятся на индикац в блоке 11 индикации. В режиме функциональных испытаний блок 34 ключей управляется признаком входа, подаваемым на инвертор 41. Запрет входа соответствует единице на входе инвертора 41, т.е. нулям на входах элементов И 35 и 36, Разрешение входных воздействий осуществляется подачей нуля на инвертор 41 запрещая прохождение строба на соответствующий канал многоканального компаратора 3. При этом на элементы И 35 и 36 поступает разрешение единицей с инвертора 41 через элемент ИЛИ 37. Ключи 39 и 40 находятся в этом случае в противоположных состояниях. Ключ 39 открыт единицей с элемента И 35, а ключ 40 закрыт нулем с элемента И 36, так как инвертор 38 инвертирует единицу с.выхода-элемента И 35 на нуль на вход элемента . И 36, В этом случае через ключ 39 передается единичный уровень входного воздействия на ИС 12. При изменении на нуль информации с блока 1 памяти на вход элемента И 35 изменяется состояние выхода элемента И 35 на нуль и через инвертор 38 изменяется выход элемента И 36, при этом ключ 39 закрыт, а ключ 40 открыт и через него на вход ИС 12 поступает нулевой уровень входного воздействия, В случае, когда вывод ИС 12 находится в состоянии Выход,ключи 39 и 40 закрыты, так как на входе инвертора 41 - единицы, и с шины 30 режим работы поступает нуль на элемент ИЖ 37, следовательно, на выходах элементов И 35 и 36 окажутся: нули. Если ключи 39. и 40 закрыты, то это соответствует состоянию Ни нуль, ни единица. Таким образом, блок 34 ключей работает как в режиме контроля ИС 12, так и в режиме контроля самого устройства за исключением того, что в последнем режиме с шины 30 режима работы поступает единица, которая разрешает передачу входных воздействий через элемент ИЛИ 37 независимо от состояния вторых выходов блока 1 памяти. Многоканальный компаратор 3 в обоих режимах осуществляет разбраковку сигналов, поступающих на его измерительный вход с ИС 12 (в режиме контроля ИС 12) с блока 34 ключей (в режиме контроля устройства), сравнивая их с ожидаемыми комбинациями, поступающими на многоканальный компаратор 3 с первых выходов блока 1 памяти по уровним разбраковки сигналов, задаваемым по кодам с шин 28 и 29 через программируемые источники 5 и 6 напряжения в виде опорных напряжений нуля и единицы на входы многоканального компаратора 3. Моменты контроля н.а многоканальный компаратор 3 задаются с группы элементов И 20 по разрешению с блока 1 памяти, т.е. в те моменты, когда вывод ИС 12 должен находиться в состоянии Выход. При этом брак с каждого канала многоканашьного компаратора 3 фиксируется на регистре 32, с выходов которого они далее индицируются на блоке 11 индикации. Регистрация брака зависит от режима работы. Так в режиме контроля ИС 12 происходит фиксация брака через элемент ИЛИ 21 и разрешенный элемент И 18 На триггере 31, которьм останавливает работу устройства, запретив прохождение импульсов с генератора тактовых импульсов через элементы И 14 - 16, индицирует брак на блоке 11 индикации. В этом режиме элемент И 19 блокирован четвертым выходом блока 1 памяти. В режиме контроля самого устройства фиксиру ся неправильная его работа через элементы И 18 и 19. В этом режиме осуществляется проверка работоспособности всех элементов устройства и создаются условия изменения напр жения .на измерительных входах мног канального компаратора 3 от нуля до некоторого значения, превьшающего единичное опорное напряжение. Задание напряжения осуществляется с блока 34 ключей за счет подачи н источники 7 и 8 напряжения кодов не с шин 26 и 27, а со счетчика 13 через мультиплексоры 9 и 10 по соответствующему значению шины 30 ре жима работы. Содержимое счетчика 13 растет от нуля, при этом и значения уровней входных воздействий изменяются, начиная с нуля, ступеньками. Шина 25 повторного пуска позволяет запустить устройство на продол жение работы после фиксации брака. Приращение этого напряжения соо ветствует изменению младшего разряда на счетчик 13, передаваемого на источники 7 и 8 напряжений. Последовательность проверки устройства задается с блока 1 памяти, В этом режиме, задаваемом единицей с шины 30 режима работы, блок 34 ключей постоянно передает входные воздействия, так как единица через элемент ИЛИ 37 разрешает работу элементов И 35 и 36, управляющих ключами 39 и 40. Первоначально проверяется правильность работы устройства в зоне уровней .сигналов ниже порога нуля многоканального компаратора 3. При этом с блока 1 памяти по его первым выходам считываются нули, задавая нули по входным воздействиям блока 34 ключей (открыт ключ 40) и по ожидаемым комбинациям на многоканальный компаратор 3. Величина входного нуля растёт от О до U,,, где изменяется информация первых выходов блока 1 памяти на единицы. При этом постоянно открыт ключ 39 блока 34 ключей, т.е. передаются единицы, которые увеличиваются от U. до U, а на ожидаемые комбинации многоканального компаратора 3 поступают единицы. В режиме проверки работы устройства обеспечивается изменение напряжения на измерительной цепи благодаря наращиванию счетчика 13, управляющего через мультиплексоры 9 и 10 источниками 7 и 8 напряжения, задающими величины нулей или единид с блока 34 ключей в зависимости от информации с блока 1 памяти. При этом вьзделяются две зоны, которые соответствуют допустимым разбросам порогов каналов многоканального компаратора 3 по нулю и единице. В этих зонах одни каналы многоканального компаратора 3 показьюают брак, а другие - годность, что является допустимьм. Б зонах брака и годности разночтений в показаниях разных каналов многоканального компаратора 3 не должно быть, иначе это означает, что порог канала многоканального компаратора 3 не лежит в заданных пределах. В зонах годности фиксация неправильной работы устройства осуществляется через элементы ИЛИ 21 и И 18, которая в этих зонах разрешена постоянно. В зоне брака фиксация неправильной работы происходит через элементы ИЛИ 21, И 17 и 19, НЕ 2 и элемент 33, который фиксирует правильную работу в том случае, если одновременно на выходе элемента ИЛИ 21 присутствует единица (т.е. с выходов компаратора 3 фиксируются браки на регистре 32), а также на выходе элемента И 17 единица (т.е. с каждого выхода компаратора 3 фиксируется брак на регистре 32). В случае неправильной работы на выходе одного из каналов многоканального компаратора 3 будет годность, т.е. на выходе элемента И 17 будет нуль и элемент 33 не зафиксирует совпадения, т.е. через элементы НЕ 2 и И 19 на триггере 31 зафиксируется признак неправильной работы. В зона допустимых разбросов порогов многоканального компаратора 3 происходит блокировка элементов И 18 и 19, через которые фиксируется неправильная работа устройства. Таким образом, предлагаемое устройство обеспечивает контроль ИС с 958 высокой достоверностью, так как вспомогательное время может быть использовано для его самопроверки. При этом блок 1 памяти задает как и при контроле ИС 12 порядок работы блока 34 ключей, блока 11 индикации, многоканального компаратора 3 и двух элементов И 18 и 19. Счетчик 13 задает величину напряжения на измерительных.входах многоканального компаратора 3 через блок 34 ключей, программируемые источники 7 н 8 напряжений и мультиплексоры 9 и Ю. Согласование во времени информационных и аналоговых каналов обеспечивается тем, что счетчик 13 задает также последовательность выбора ячеек блока 1 памяти. Следовательно, все составные части предлагаемого устройства участвуют в самопроверке, а блок J1 индикации указывает ряд неисправностай. 30