Устройство тактовой синхронизации Советский патент 1988 года по МПК H04L7/02 

со.

Ч О к|

СО 1чЭ

Изобретение относится к технике передачи дискретной информации и может использоваться в устройствах тактовой синхронизации кольцевых сие- тем передачи данных.

Целью изобретения является повышение точности синхронизации путем уменьшения зоны коррекции.

На чертеже представлена структур- мая -электрическая схема устройства тактовой синхронизации.

Устройство тактовой синхронизации содержит задающий генератор 1, делитель 2 частоты, дешифратор 3, D-триггер 4, элемент И-НЕ 5 и блок 6 выделения значащих моментов, в состав которого входят первый и второй D-триг- геры 7 и 8, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 9 и инвертор 10.

Устройство тактовой синхронизации работает следующим образом.

На вход устройства поступает информация из канала связи. Блок 6 выделения значащих моментов по каждому фронту входного сигнала формирует импульс, совпадающий с одним из импульсов задающего генератора 1. Это происходит следующим образом. Входная информация по положительному фронту импульса задающего генератора 1 записывается в первый D-триггер 7, а по отрицательному переписывается во второй D-триггер 8. Приход значащего момента входного сигнала опреде ляется каждой сменой логического уровня входного сигнала на противоположный. Так как этот момент на выходах первого и второго D-триггеров 7 и 8 в течение промежутка времени, равного длительности импульса задающего генератора 1, существует различие записанной информации, то это фиксируется в виде соответствующего импульса на выходе элемента ИСКЛЮЧАЮ ЩЕЕ ИЛИ 9.

При манчестерском кодировании информация передается удвоенной частотой, в связи с этим значащий момент выделяется не только на границах би- товых интервалов, но и в его середине, поэтому этот значащий момент не должен участвовать в коррекции фазы тактовых импульсов. Зона, в которой разрешено воздействие значащих момен тов входного сигнала на фазу тактовы импульсов, задается дешифратором 3. Она должна не допускать прохождение значащего момента входного сигнала

в середине битового интервала. Кроме того, в случае рассогласования фаз она должна обеспечить корректировку фазы тактовых импульсов минимум на один импульс в ту или другую сторону. При этом дешифратор 3 стро- бируется в паузе между импульсами задающего генератора 1. Это необходимо во избежание ложных срабатываний D-триггера 5. В процессе работы дешифратор 3 определяет начало зоны, в которой разрешена коррекция фазы тактовых импульсов. При этом на первом выходе дешифратора 3 появляется импульс, устанавливающий D-триггер 4 в состояние логической 1. Единичный уровень сигнала с выхода D-триггера 4 разблокирует элемент И-НЕ 5. При появлении значащего момента входного сигнала на входе элемента И-НЕ 5, на его выходе формируется, отрицательный импульс, устанавливающий делитель 2 частоты в исходное состояние. По заднему положительному фронту этого импульса D-триггер 4 также устанавливается в нулевое состояние и вновь блокирует элемент И-НЕ 5.

Импульс на втором выходе дешифратора 3 служит для установки D-триггера 4 в нулевое состояние на тот случай, если значащий момент входного сигнала не попадает в зону, в которой разрешена коррекция фазы тактовых импульсов, и сам не устанавливает триггер в это состояние. Это может произойти, если в результате случайной помехи фронт входного сигнала отклоняется на величину интервала больше допустимого. В этом случае по нему не следует производить корректировку фазы тактовых импульсов, так как она ложная.

Таким образом, устранение влияния случайных помех достигается тем, что знача цие моменты входного сигнала, имеющие случайные отклонения вьш1е допустимых, отбрасываются и не влияют на коррекцию фазы тактовых импульсов

В режиме опережения импульсы задающего генератора 1 также поступают на делитель 2 частоты. После определения дешифратором 3 начала зоны возможной коррекции фазы тактовых имт пульсов D-триггер 4 устанавливается в единичное состояние, разблокируя элемент И-НЕ 5. Так как тактовые импульсы устройства опережают значащие моменты входного сигнала, то делитель 2 частоты, пройдя нулевое состояние, на своих выходах переходит в следующее состояние. На выходе блока 6 выделения знача1цих моментов импульс появляется не в нулевом состоянии делителя 2 частоты, а в следующем такте. Корректирующий импульс сбрасывает делитель 2 частоты и D- триггер 4 в нулевое состояние. В результате делитель 2 частоты опять начинает делить частоту с нулевого состояния, что приводит к сдвигу фазы выходных тактовых импульсов в сто

ментов является входом устройства, а выход делителя частоты - выходом устройства, отличающееся тем, что, с целью повышения точности синхронизации путем уменьшения зоны коррекции, введены дешифратор и D-триггер, при этом выход D-триггера подключен к другому входу элемента И-НЕ, выход которого подключен к установочному входу делителя частоты и к входу синхронизации D- триггера, управляющий вход которого является входом логического О, выход задаю

Изобретение относится к технике передачи дискретной информации и повышает точность синхронизации путем уменьшения зоны коррекции. Устр- во содержит задающий генератор 1,делитель частоты (ДЧ) 2, дешифратор 3, D-триггер 4, эл-т И-НЕ 5 и блок 6 выделения значащих моментов, состоящий из D-триггеров 7 и 8, эл-та ИСКЛЮЧАЮЩЕЕ ИЛИ 9, инвертора 10. Блок 6 по каждому фронту входного сигнала формирует импульс, совпадающий с одним из импульсов генератора 1 . Устранение влияния случайных помех достигается тем, что значащие моменты входного сигнала, имеющие случайные отклонения выше допустимых значений, отбрасываются и не влияют на коррекцию фазы тактовых импульсов (ТИ), В режиме опережения корректирующий импульс (КИ) сбрасывает ДЧ 2 и триггер 4 в нулевое состояние. Происходит сдвиг фазы ТИ в сторону отставания на один период частоты генератора 1. В режиме отставания момент поступления КИ на вход ДЧ 2 наступает на один такт раньше. В результате фаза ТИ сдвигается в сторону опережения на один период частоты генератора 1. 1 3.п. ф-лы. 1 ил. с (Л

рону отставания на один период часто- ig щего генератора подключен к стробиты задающего генератора 1.

В режиме отстаивания устройство работает аналогичным образом. Момент поступления корректирующего импульса на вход сброса делителя 2 частоты не совпадает с моментом естественного перехода делителя в нулевое состояние, а наступает на один такт раньше. В результате этого одно из состояний делителя 2 частоты исключается и фаза выходных тактовых импульсов сдвигается в сторону опережения на один период частоты задающего генератора 1.

Формула изобретения

25

30

35

40

рующему входу дешифратора, к информа ционным входам которого подключены выходы соответствующих разрядов дели теля частоты, а выходы дешифратора подключены соответственно к единичному и нулевому входам D-триггера.

рующему входу дешифратора, к информационным входам которого подключены выходы соответствующих разрядов делителя частоты, а выходы дешифратора подключены соответственно к единичному и нулевому входам D-триггера.

2. Устройство по п. 1, отличающееся тем, что блок выделения значащих моментов содержит первый D-триггер, выход которого подключен к информационному входу второго D-триггера и к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, к второму входу которого подключен выход второго D-триггера, вход синхронизации первого D-триггера соединен через ин-i вертор с входом синхронизации второго D-триггера и является тактовым входом блока вьщеления значащих моментов, информационным входом которого является информационный вход первого D-триггера, а выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ является выходом блока выделения значащих моментов.