Буферный повторитель Советский патент 1988 года по МПК G11C7/00 G06F13/38 G11C7/06 

(Л

Изобретение относится к технике передачи электрических сигналов межд цифровыми устройствами и может быть использовано в системах, управляемых от микроэвм с единиым каналом и асинхронным принципом обмена с подтверждением, в том числе для подключения дополнительных устройств, использующих канал в режиме прямого доступа в память.

Цель изобретения - повьппение быстродействия и улучшение помехоустойчивости за счет обеспечения возможности использования передаклщх усилителей с третьим состоянием.

На чертеже представлена схема устройства.

Буферный повторитель содержит передающие усилители 1 - А, приемные усилители 5 - 10, элементы И 11 - 15 элементы ИЛИ 16 и 17 и элементы НЕ 18 и 19.

Входы и выходы 20 - 23 приемников и передатчиков являются соответствен но информационной, сигнала синхрони- зации пассивного устройства, сигнала разрешения ввода и сигнала подтверждения выбора управления шинами ЭВМ, Входы и выходы 24 и 25 являются со- ответственно информационной и сигнала синхронизации пассивного устройства шинами внешних устройств.

Устройство работает следующим образом,

При асинхронном способе обмена устройство, посылающее данные (активное) , сопровождает (или предваряет) их адресом и специальным управляющим сигналом. Устройство, распознав- шее свой адрес (пассивное), принимает их и выдает сигнал синхронизации пассивного, свидетельствующий, что цикл обмена завершен. При вводе данных активное устройство устанав- ливает адрес и сигнал разрешения ввода данных. По этому сигналу адресуемое устройство устанавливает требуемые данные и сигнал синхронизации пассивного устройства, сви- детельствующий о выданных данных и завершает цикл обмена. При этом к времени ответа адресуемого устройства предъявляется одно требование - оно не должно превьш1ать максималь- но допустимое.

Когда арбитром шин является центральный процессор, на шине 23 установлен пассивный уровень, запрещающий элементы И 13 и 15 и разрешающий через элемент НЕ 18 элементы И 11 и 14, При выводе данных из центрального процессора пассивный уровень сигнала по шине 22 запрещает элемент И 12 и через элемент НЕ 19 разрешает элемент И 14 по второму входу Таким образом, при выводе данных разрешен передающий усилитель 2 и запрещен передающий усилитель 1„ При вводе данных активный уровень сигнала разрешения ввода на шине 22 запрещает элементы И 13 и 14 и разрешает элемент И 12 по первому входу, т,е, с приходом сигнала разрешения ввода будут закрыты передающие усилители 1 и 2 до тех пор, пока не придет актигнмй уровень сигнала синхронизации пассивного устройства по шине 25, который через элементы 12, 11 и 16 разрешит передающий усилитель 1 ,

Таким образом, при пассивном уровне сигнала подтверждения выбора на шине 23 усилитель 1 открывается только на время трансляции данных, вводимых из внешнего устройства о При этом сигнал синхронизащги пассивного устройства транслируется через усилители 7 и 3, При активном уровне сигнала подтверждения выбора в отсутствие сигнала разрешения ввода открыт усилитель 1 и закрыт усилитель 2, По сигналу разрешения ввода на шине 22 усилитель 1 закрывается,. Усилитель 2 открывается после прихода сигнала синхронизации пассивного

устройства по шине 21, (

Таким образом, за счет введения

схемы управления передающими усилителями, обеспечивается работоспособность буферного повторителя с передатчиками с третьим состоянием, что повышает быстродействие и улучшает помехоустойчивость буферного повтори .

Формула изобретения

Буферный повторитель, содержащий с первого по четвертый передающие усилители, с первого по шестой приемные усилители, первой и второй элементы И, первый элемент ИЛИ, первый и второй элементы НЕ, причем выход первого передающего усилителя подключен к входу первого приемного усилителя и является первым информационным входом-выходом повторителя, выход первого приемного усилителя соединен с первым входом второго передающего усилителя, выход второго приемного усилителя связан с первым входом первого передающего усилителя а вход подключен к выходу второго передающего усилителя и является вторым информационным входом-выходом повторителя, первый первого элемента И соединен с выходом первого элемента НЕ и первым входом третьего передающего усилителя, второй вход которого соединен с входом второго элемента И и выходом третьего приемного усилителя, вход которого подключен к выходу четвертого передающего усилителя и является первым входом-выходом синхронизации повто- рителя, выход третьего передающего усилителя соединен с входом четвертого приемного усилителя и является вторым входом-выходом синхронизации повторителя, вход пятого приемного усилителя является входом разрешения ввода повторителя, а выход соединен с входом второго элемента НЕ и вторым входом второго элемента И, вход щестого приемного усилителя является входом подтверждения управления пов- торителя, а выход подключен к первому входу четвертого передающего усилителя и входу первого элемента НЕ,

выход четвертого приемного усилителя соединен с вторым входом четвертого передающего усилителя, выход второго элемента И связан с вторым входом первого элемента И, выход которого подключен к первому входу первого элемента ИЛИ, выход первого элемента РШИ соединен с вторым входом первого передающего усилителя, отличающийся тем, что, с целью увеличения быстродействия и повыщения . помехозащищенности за счет использования схемы стробирования передающих усилителей с третьим состоянием, в него введены второй элемент ИЛИ, с третьего по пятый элементы И, причем первый вход второго элемента ИЛИ соединен с выходом четвертого элемента И, первый вход которого связан с выходом первого элемента НЕ, а второй вход - с выходом второго элемента НЕ и первым входом третьего элемента И, первый вход пятого элемента И подключен к выходу второго элемента И, а второй вход - к выходу шестого приемного усилителя и второму входу третьего элемента И, выход - к второму входу второго элемента ШШ, выход третьего элемента И соединен с вторым входом первого элемента ИЛИ, выход второго элемента ИЛИ - с вторым входом второго передающего усилителя.

Изобретение относится к технике передачи электрических сигналов между цифровыми устройствами и может быть использовано в системах, управляемых от микроэвм с единым каналом и асинхронным принципом обмена с подтверждением, в том числе для подключения дополнительных устройств, использующих канал в режиме прямого доступа в память. Цель изобретения - повышение быстродействия и улучшение помехоустойчивости за счет обеспечения возможности использования передающих усилителей с третьим состоянием. Буферный повторитель содержит передающие усилители 1-4, приемные усилители 5-10, элементы И 11-15, элементы ИЛИ 16,17, элементы НЕ 18 и 19. 1 ил.