Устройство для регистрации простоев оборудования Советский патент 1988 года по МПК G07C3/10 

iHBte

00

4

to

Од

ю

10

15

25

Изобретение относится к автоматике и вычислительной технике, в частности к техническим средствам для контроля состояния и времени работы оборудования.

Цель изобретения - расширение функциональных возможностей устройства путем обработки дацных по различ- Hbw параметрам работы.оборудования.

На фиг. 1 представлена функциональная схема устройства; на фиг.2 - функциональная схема шифратора; на фиг. 3 - функциональная схема блока опроса.

Устройство содержит датчик 1, блок 2 опроса, генератор 3 импульсов, блок 4 регистрации времени, делитель 5 частоты, коммутатор 6, состоящий из элементов И 7-9 и элемента ИЛИ 10, 20 первый триггер 11, второй триггер 12, второй и первый элементы И 13 и 14, первый элемент 15 задержки, одновиб- ратор 16, третий триггер 17, элемент 18 запрета, первый и пятый элементы ИЛИ 19 и 20, первый переключатель 21, второй элемент ИЛИ 22, счетчик 23, блок 24 памяти, блок 25 индикации, блок 26 ввода информации, шифратор 27, первый и второй блоки 28 и 29 сравнения, третий элемент ИЛИ 30, четвертый триггер 31, четвертый элемент ИЛИ 32, третий элемент И 33, второй элемент 34 задержки и элемент НЕ 35.

Шифратор содержит преобразователь 36 десятичного кода в двоичный, элемент И 37, первый сумматор 38, элемент ИЛИ 39, второй сумматор 40, переключатель 41 и третий сумматор 42, при этом его разрядность определяется числом компонентов даты, формируемой устройством (число, число и месяц и т.д.).

Блок опроса содержит блок 43 текущего состояния оборудования, включающий селекторы 44 времени, первую группу элементов И-45 и элемент ИЛИ 46, блок 47 предшествующего сосУстройство имеет два режима работы, задаваемых переключателями 21 и 56: Регистрация и Опрос.

В режиме Регистрация производится запись информации о простоях, времени и причине их возникновения, при этом запись информации о простоях производится в последовательные ячейки блока 24 памяти.

Для сокращения разрядности и, следовательно, уменьщения аппаратурных затрат отметка укрупненного временного интервала (смена, сутки, неделя и т.д.) производится один раз в начале упомянутого интервала.

В исходном - состоянии в блоке 4 устанавливаются исходные время, смена и дата. Триггеры 11 и 31 и счетчик 23 устанавливаются в нулевое, а второй триггер 12 и триггер 17 в единичное состояния. В соответствии с этим на выходах элементов И 7, 8 и 13 - уровень О, следовательно, на выходе элемента ИЛИ 10 - также уровень О. Выходной сигнал триггер 17 поступает на управляющий вход бло- jca 24 памяти, устанавливая его в ре- жим записи.На прямом выходе второго 30 триггера 12 - уровень 1, следовательно элемент И 14 разрешает прохожденне импульсов быстрого счета с выхода генератора 3 импульсов на вход элемента ИЛИ 22, с выхода которого они поступают на счетный вход счетчика 23. На выходе счетчика 23 формируется последовательность адресов ячеек памяти, поступающая на адресный вход А блока 24 памяти. Одновременно импульсы быстрого счета с выхода элемента И 1.4 через элемент ИЛИ 32 и элемент И 33 подаются на вход элемента 34 задержки и через время, необходимое для завершения процесса установки адреса очередной ячейки памяти - Hai тактовый вход СЕ блока 24 памяти. Таким образом происходит запись информации в блок 24 памяти. Поскольку на его информационные вхо35

40

45

тояния. оборудования, включающий вто- -.. ды D1 и D2 с выходов коммутатора 6

I f т,... 11/Mt

рую группу элементов И 48, D-тригге- ры 49, третью группу элементов И 50 и элемент ИЛИ 51, схему 52 совпаде- ния , дешифратор 53, счетчик 54 и элемент 55 задержки. Устройство содержит также второй переключатель 56.

Устройство работает следующим образом.

55

подается уровень О, происходит обнуление всех ячеек памяти. При переходе счетчика 23 от последнего адреса к первому на выходе элемента НЕ 35 формируется положительный перепад напряжения, под воздействием которого триггер 12 устанавливается в нулевое состояние, что влечет за собой запирание элемента И 14, т.е.

0

5

5

0

Устройство имеет два режима работы, задаваемых переключателями 21 и 56: Регистрация и Опрос.

В режиме Регистрация производится запись информации о простоях, времени и причине их возникновения, при этом запись информации о простоях производится в последовательные ячейки блока 24 памяти.

Для сокращения разрядности и, следовательно, уменьщения аппаратурных затрат отметка укрупненного временного интервала (смена, сутки, неделя и т.д.) производится один раз в начале упомянутого интервала.

В исходном - состоянии в блоке 4 устанавливаются исходные время, смена и дата. Триггеры 11 и 31 и счетчик 23 устанавливаются в нулевое, а второй триггер 12 и триггер 17 в единичное состояния. В соответствии с этим на выходах элементов И 7, 8 и 13 - уровень О, следовательно, на выходе элемента ИЛИ 10 - также уровень О. Выходной сигнал триггера 17 поступает на управляющий вход бло- jca 24 памяти, устанавливая его в ре- жим записи.На прямом выходе второго 0 триггера 12 - уровень 1, следовательно элемент И 14 разрешает прохожденне импульсов быстрого счета с выхода генератора 3 импульсов на вход элемента ИЛИ 22, с выхода которого они поступают на счетный вход счетчика 23. На выходе счетчика 23 формируется последовательность адресов ячеек памяти, поступающая на адресный вход А блока 24 памяти. Одновременно импульсы быстрого счета с выхода элемента И 1.4 через элемент ИЛИ 32 и элемент И 33 подаются на вход элемента 34 задержки и через время, необходимое для завершения процесса установки адреса очередной ячейки памяти - Hai тактовый вход СЕ блока 24 памяти. Таким образом происходит запись информации в блок 24 памяти. Поскольку на его информационные вхо5

0

5

... 11/Mt

подается уровень О, происходит обнуление всех ячеек памяти. При переходе счетчика 23 от последнего адреса к первому на выходе элемента НЕ 35 формируется положительный перепад напряжения, под воздействием которого триггер 12 устанавливается в нулевое состояние, что влечет за собой запирание элемента И 14, т.е.

блокировку прохождения импульсов быстрого счета.

Одновременно на выходе элемента И 13 устанавливае тся уровень 1. так как на обоих его входах присутствует разрешающий потенциал. Вследствие этого отпирается элемент И 9 и информация о номере смены и дате с третьего выхода блока 4 поступает на

выход элемента ИЛИ 10 и далее на ин;формационный вход D2 блока 24 памяти. Последним задержанным импульс.ом, поступившим на вход СЕ блока 24 памяти, происходит запись информации о номере смены и дате. В то же время выходной сигнал элемента НЕ 35 через элемент ИЛИ 20 подается на вход элемента 15 задержки, а через время, необходимое для завершения процесса записи информации, - на одновибратор 16. Выходной сигнал одновибратора 16 устанавливает триггер 17 в нулево состояниеi переводя тем самым блок 24 памяти в режим хранения, а тригге 11 - в единичное состояние, вследст- вие чего запирается элемент И 13 и отпираются элементы И 7 и 8. С выхо да элемента И 7 коды причины простоя и индекса его начала или конца пос- тупают на информационный вход D1 блока 24 памяти, а с выхода второго элемента И 8 через элемент ИЛИ 10 информация о текущем времени поступает на информационный вход D2 блока 24 памяти.

Информация о простоях оборудовани собирается путем последова1тельного циклического опроса блоком 2 опроса датчиков 1. Частота опроса определя- ется требуемой точностью фиксации простоев и задается генератором 3 импульсов, с первого выхода которого импульсная последовательность поступает на вход счетчика 54 блока 2 опроса, вследствие чего изменяется выходной код счетчика 54. Этот код подается на вход дешифратора 53. В результате происходит последовательное инициирование его выходов, соот- ветствующих определенному информационному каналу 1 п. С активированного выхода дешифратора 53 импульс опроса поступает на первую, вторую и третью группы элементов И 45, 48 и 50, в результате чего происходит коммутация определенного информационного канала, и через время, определяемое селектором 44 времени, выходной

сигнал 1 датчика 1 в случАе простоя и О в рабочем состоянии контролируемого оборудования поступают на выход элемента ИЛИ 46 и далее на вход схемы 52 совпадения. Уставка селектора 44 времени соответствует максимальной продолжительности технологического останова оборудования, который не должен восприниматься устройством как состояние простоя. На выходе элемента 55 задержки формируется последовательность импульсов записи, задержанных относительно импульсов опроса на время записи информации блоком 24 памяти, но не более чем на время действия импульса опроса. При поступлении импульса записи на первые входы второй группы элементов И 48 происходит запись состояния опрашиваемого датчика в соответствующий D-триггер 49, выходной сигнал которого поступает на выход второго элемента ИЛИ 51 и далее на второй вход схемы 52 совпадения.

Таким образом, в интервале времени между импульсом опроса и импульсом записи в схеме 52 совпадения происходит сравнение сигналов,- поступающих с узлов текущего 43 и предшествующего 47 состояний. Если в момент опроса какого-либо датчика 1 его состояние, определенное блоком 43 текущего состояния, не соответствует его предшествующему состоянию, зафиксированному в блоке 47 предшествукнцего состояния, то на выходе схемы 52 совпадения формируется сигнал 1. При поступлении импульса записи в блоке 47 предшествующего состояния фиксируется новое состояние оборудования и выходной сигнал схемы 52 совпадения становится равным нулю.

Таким образом, при изменении выходного сигнала какого-либо из датчиков 1 на первом выходе блока 2 опрос формируется сигнал, содержащий код причины простоя и индекс его начала или конца, при этом индексу начала простоя соответствует уровень 1, а индексу конца простоя - уровень О , Эта информация вместе с сигналом текущего времени, вырабатываемым блоком 4, через коммутатор б поступает на информационные входы D1 и D2 блока 24 цамяти. В это же время на втором выходе блока 2 опроса формируется импульс, который через отк- рытьй элемент 18 и элемент ИЛИ 22 подается на вход счетчика 23 .Под воздействием этого импульса на выходе счетчика 23 формируется адрес следую щей ячейки памяти. Этот же импульс через элемент ИЛИ 19 поступает на вход установки триггера 17, в результате чего на его выходе формируется сигнал, устанавливающий блок 24 памяти в режим записи.

Одновременно сигнал с выхода элемента ИЛИ 19 через элемент; ИЛИ 32 и элемент И 33 поступает на вход элемента 34 задержки и через время, необходимое для установки адреса ячейк памяти, - на тактовый вход СЕ блока 24 памяти. В результате этого информация о простое записывается в блок 24 памяти. В то ж,е время выходной сигнал элемента ИЛИ 19 через элемент ИЛИ 20 поступает на вход элемента 15 задержки и через время, необходимое для завершения процесса записи информации, - на одновибратор 16, выходной сигнал которого сбрасывает триг- гер 17, переводя тем самым блок 24 памяти в режим хранения.

При изменении выходного сигнала какого-либо из датчиков 1 на выходах блока 2 опроса вновь появляются со- ответствующие сигналы и повторяется предьздущий цикл работы, причем запись информации о простое производится по следующему адресу блока 24 памяти,

Через интервал времени, соответствующий одной смене работы технологического оборудования, от делителя- 5 частоты на вход сброса первого триггера 11 поступает сигнал, перево дящий первый триггер 11 в нулевое состояние. Вследствие этого элемен- ты, И 7 и 8 запираются, а элементы И 9 и 13 отпираются. Таким образом коммутатор 6 переводится в режим пе- редачи информации о номере смены и дате, В то же время выходной сигнал делителя 5 частоты через второй элемент. ИЛИ 22 поступает на вход .счетчика 23 адреса, в результате чего последний формирует адрес следующей ячейки памяти.

Кроме того, выходной сигнал делителя 5 частоты через элемент ИЛИ 19 и первьй элемент 15 задержки поступает на вход установки триггера 17, а через элемент ИЛИ 32 - во второй элемент 34 задержки на тактовый вход блока 24 памяти. В результате этого

5

0 5

о

5

в блок 24 памяти заносится код следующей смены (или первой смены следующей даты) и код даты. Во время записи информации о смене и дате выходной сигнал делителя 5 частоты обеспечивает блокировку элемента 18, тем самым исключается возможность прохождения в это время сигналов от блока 2 опроса. Как было указано ранее, через время, необходимое для завершения процесса записи, срабатывает одновибратор 16, вследствие чего триггер 17 сбрасывается, переводя тем самым блок 24 памяти в режим хранения, а триггер 11 устанавливается в единичное состояние, вследствие чего коммутатор 6 переводится в режим передачи текущего времени, кода причины простоя и индекса его начала или конца,

Дальнейшая работа устройства происходит описанным образом, В результате работы устройства в блоке 24 памяти формируются массивы информации о простоях оборудования.

Для оперативного анализа накопленной информации устройство переводится в режим Опрос, при этом на управляющий и тактовый входы блока 24 подается уровень О, устанавливающий блок 24 памяти в режим считывания, С помощью блока 26 задаются выбранные дата, номер смены и причина простоев, по которым производится анализ. Указанные параметры преобразуются шифратором 27 в цифровой код. Шифратор построен таким образом, что при нулевом сигнале на его первом входе на втором выходе формируются установленные на блоке 26 номер смены и дата, а при подаче на его второй вход уровня 1 сумматор 38 (для двухсменной работы оборудования) или сумматоры 38 и 40 (для трехсменной работы оборудования) формируют код следующей смены текущих суток или код первой смены следующих суток, С выхода К с сумматора 42 снимается код текущих суток ;илн КОД следующих суток, если на его| вход А1 поступил сигнал, соответствующий установке сумматорами 38 и

40кода первой смены следующих суток, Переключателем 41 производится установка сменности работы оборудования.

На схеме (фиг. 2) переключатель

41показан в положении, соответствующем двухсменной работе. Код даты и

смены поступает на первый вход первого блока 28 сравнения, а код причины простоя - на первый вход второг блока 29 сравнения.

По команде блока 26 (путем нажатия соответствующей кнопки) на вход установки триггера 12 подается сигнал, устанавливающий триггер 12 в единичное состояние, вследствие чего элемент И 14 отпирается и импульсы быстрого счета через элемент ИЛИ 22 поступают на вход счетчика 23. В результате на выходе счетчика формиру- ется последовательность адресов ячеек памяти; В момент времени, когда с выхода блока 24 памяти считывается информация о смене и дате, совпадающих с установленными на блоке 26, срабатывает блок 28 сравнения. Его выходной сигнал через элемент ИЛИ 30 поступает на вход сброса триггера 12 и переводит его в нулевое состояние. Элемент И 14 запирается, запрещая тем самым прохождение импульсов быстрого счета на вход счетчика 23. На табло блока 25 индикации индицируются установленные даты и смена. В это же время выходной сигна первого блока 28 сравнения устанавливает триггер 31 в единичное состояние, уровень 1 с его выхода подается на второй вход шифратора 27, что вызывает формирование на его первом выходе кода следующей смены (или первой смены следующей даты) . При повторном нажатии упомянутой кнопки триггер 12 вновь устанавливается в единичное состояние, отпирая тем са- мым элемент И 14. Импульсы быстрого счета вновь начинают поступать на вход счетчика 23. При считывании с блока 24 памяти кода причины, совпадающей с установленной на блоке 26, срабатывает второй блок 29 сравнения выходной сигнал которого через элемент ШШ 30 поступает на вход сброса триггера 12 и переводит его в нулево состояние, в результате чего запира- ется элемент И 14 и прекращается поступление импульсов быстрого счета на вход счетчика 23. На табло блока 25 индикации индицируются причина, простоя, индекс его начала или конца и время наступления простоя или.его окончания. При следующем нажатии кнопки аналогичным образом произво- дится поиск информации о следующем

0 5 0 5 о д

5

5

простое, происшедшем по той же причине, в той же смене и дате.

Процесс поиска информации о прос- , тоях продолжается до момента считывания с блока 24 памяти отметки

х . „.

следующего временного интервала (следующая смена текущей даты или первая смена следующей,даты), при этом сра- батьшает первый блок 28 сравнения, выходной сигнал которого через элемент ИЛИ 30 поступает на вход сброса триггера 12 и переводит его в нулевое состояние, вследствие чего элемент И 14 запирается и поступление импульсов быстрого счета на вход счетчика 23 прекращается. На табло блока 25 индикации индицируются смена и дата следующего временного интервала, сигнализируя о том, что поиск информации о простоях в установленном временном интервале закончен.

В то же время выходной сигнал первой схемы 28 сравнения устанавливает триггер 31 Б нулевое состояние, в результате на первом выходе шифратора 27 вновь формируется код установленных смеНы и даты - схема приводится в исходное положение.

Таким образом, возможность Bbi6qi j- ки информации по любому произвольно выбранному временному интервалу и по- любой произвольно выбранной причине позволяет значительно повысить оперативность использования накопленной устройством информации.

Формула изобретен и я

1. Устройство для регистрации простоев оборудования, содержащее датчики, генератор импульсов, выход которого соединен с первым входом первого элемента И, триггер, счетчик, элементы задержки, блок памяти, выход которого подключен к первому входу первого блока сравнения, и блок регистрации времени, о т л и- ; чающееся тем, что, с целью расширения функциональных возможностей устройства путем обработки данных по различным параметрам работы, в него введены блок опроса, триггеры, коммутатор, переключатели, одновиб- ратор, элемент запрета, элементы И ШШ, НЕ, второй блок сравнения, блок ввода информации, блок индикации, шифратор и делитель частоты, выходы

датчиков соединены с первыми входами блока опроса, первьй и второй выходы которого подключены к первым входам соотве Г ственно элемента запрета и коммутатора, выходы которого соединены с информационными входами блока памяти, выход которого подключен к первому шходу второго блока сравнения и к входу блока индикации, второй и третий выходы генератора импульсов соединены соответственно с вторым входом блока опроса и с входом блока регистрации времени, первый, второй и третий выходы кото- рого подключены соответственно к второму и третьему входам коммутатор и к входу делителя частоты, выход которого соединен, с вторым входом элемента запрета и с первыми входами первого, второго элементов ИЛИ и первого триггера, прямой выход которого подключен к четвертому входу коммутатора, инверсный выход первого триггера соединен с первым входом второго элемента И, выход которого подключен к пятому входу коммутатора, первый и второй выходы блока ввода информации соединены соответственно с первыми входами второго тригге- ра и шифратора, выходы которого подключены к вторым входам блоков срав-г нения, выходы которых через третий элемент ИЛИ соединены с вторым входом второго триггера, прямой и инверсный выходы которого подключены соответственно к вторым входам первого и второго элементов И, выход первого из которых соединен с первым входом четвертого элемента ИЛИ и с вторым входом второго элемента ИЛИ, выход которого подключен к входу счетчика, выход которого соединен с адресным входом блока памяти и через элемент НЕ - с третьим входом второ- го триггера и с первым входом пятого элемента ИЛИ, вькод которого через .последовательно соединенные первый элемент .задержки и одновибратор подключен к второму входу первого триг

гера и к первому входу третьего триггера, выход которого через первьй переключатель соединен с управляющим входом блока памяти, выход элемента запрета подключен к третьему входу второго элемента ИЛИ и к второму входу первого элемента ИЛИ, выход которого соединен с вторыми

5 0 5 0 0 д

5

0

5

входами третьего триггера, пятого и четвертого элементов ИЛИ,выходы второго переключателя и четвертого элемента ИЛИ через последовательно соединенные третий элемент И и второй элемент задержки подключены к тактовому входу блока памяти, выход первого блока сравнения через четвертый триггер соединен с вторым входом шифратора.

2. Устройство по п. 1, отличающееся тем, что шифратор содержит преобразователь десятичного кода в двоичный, сумматоры, элементы И, ИЛИ и переключатель, входы преобразователя десятичного кода в двоичный являются первым входом, а его первые выходы - вторым выходом шифратора, второй выход преобразователя десятичного кода в двоичный соединен с первым входом первого разряда первого сумматора, первый выход которого подключен к первому входу первого разряда второго сумматора и к первому входу элемента ИЛИ, выход -которого соединен с первым входом переключателя, второй выход первого сумматора подключен к первому входу второго разряда второго сумматора и к второму входу переключателя, первый выход которого соединен с первым входом первого разряда третьего сумматора, объединенные второй вход первого разряда первого сумматора и первьш вход элемента И являются вторым входом шифратора, третий выход сумматора подключён к второму входу элемента ИЛИ и к третьему входу переключателя, третий выход преобразователя десятичного кода в двоичный соединен с первым входом второго разряда первого сумматора и с вторым входом элемента И, выход которого подключен к второму входу второго разряда второго сумматора, первьй, второй и третий выходы которого соединены соответственно с четвертым, пятым и шестым входами переключателя, четвертые выходы преобразователя десятичного кода в двоичный подключены к вторым входам всех разрядов третьего сумматора, второй, третий выходы переключателя и выходы третьего сумматора являются первым выходом шифратора.

Изобретение относится к автоматике и вычислительной технике, в частности к техническим средствам для контроля состояния и времени работы оборудования. Устройство имеет широкие функциональные возможности и позволяет обрабатывать и анализировать полученные данные по различным параметрам работы оборудования . Устройство содержит датчики 1, блок 2 опроса, генератор 3 импульсов, блок 4 регистрации времени, делитель 5 частоты, коммутатор 6, триггеры 11, 12, 17, 31, элементы И 13, 14, 33 элементы ИЛИ 19, 20, 22, 30, 32, элемент запрета 18, элемент НЕ 35j элементы .задержки 15, 34, одновибра- тор 16, дешифратор 27, блоки 28, 29 сравнения, блок 24 памяти, блок 25 индикации и блок 26 ввода информации, 1 з.п. ф-лы, 3 шт. (Л