Синхронный делитель частоты Советский патент 1988 года по МПК H03K23/40 

(Л С

Изобретение относится к импульсной технике и может быть использовано, например, при построении синхро- низаторов, цифровых синхронизаторов, цифровых синтезаторов частоты и -. электромузыкальных инструментов. Целью изобретения является увеличение коэффициента деления при сохранении быстродействия. Синхронный делитель частоты содержит 1К-триггеры 1-6, элементы И 7-16, входную шину 17 и шину 18 сброса. Работа синхронного делителя определяется логическими уравнениями для всех I- и К-вхо- дов 1К-триггеров и поясняется времен ными диаграммами приведенными в описании изобретения. 2 ил.

со со

05

ю

со

Изобретение относится к импульсной технике и может быть использова- Iно5 например, при построении хрониза- : торов, цифровых синтезаторов, цифро-г вых синтезаторов частоты, электромузыкальных инструментов,

Цель изобретения увеличение коэффициента деления при сохранении быстродействия.

На фиг, приведена электрическая |функциональная схема синхронного де- |лителя частоты, на фиг.2 - временные диаграммы, поясняющие его работу Синхронный делитель частоты содер;жит первый 1, второй 2, третий 3, четвертью 4, пятый 5 и шестой б |1К-триггеры, первьш 7, второй 8, третий 9, четвертый 10, пятый 11, шестой 12, седьмой 3, восьмой 14, девя-20 тов синхронного делителя частоты ло

Тый 15 и десятый 16 элементы И, входную шину 17 и шину 18 сброса, кото- Ьые соединены соответственно с С- и fl-входами всех 1К-триггеров 1 - 6. ыходы .первого 7 и второго 8 элементов И соединены соответственно с IE- и К-входом .четвертого 1К-тригге- jia 4. Выходы третьего 9 и четвертого -10 элементов И соединены соответственно с К-.и 1-входами пятого tK-триггера 5, Выход пятого элемента И 11 соединен с I- и К-входами шестого 1К-триггера 6,инверсный выход кото- Ipo ro соединен с первым входом чет- ертого элемента И 10. Выход шесто- ifo элемента И 12 соединен с К-вхо- первого 1К-триггера 1 , которого соединен с прямым выходом вто 1К-триггера 2. Выходы седьмого 13 и восьмого 14 элементов И соединены соответственно с I- и К-входами второго 1К-триггера 2. Выходы девятого 15 и десятого 1 б элементов И соединены соответственно с I- и К-входами третьего 1К-триггера 3. Прямой выход первого 1К-триггера 1 соединен с первыми входами третьего 9-5, девятого 15 и десятого 16 элементов И и с вторьми входами пятого И и восьмого 14 элементов И. Инверсный в ыход первого 1К-триггера 1 coeдинен с первыми входами второго 8 и седьмого 13 элементов И. Инверсный выход второго 1К-триггера 2 соединен с вторыми входами шестого 12 и и десятого 16 элементов И.. Прямой вьпсод третьего 1К-триггера 3 соединен с вторым входом второго 8 и с первым входом восьмого 14 элементов

И. Инверсный выход третьего 1К-тригге ра 3 соединен с первыми входами первого 7, пятого 11 и шестого 12 эле- ментов Икс вторыми входами третье-i го 9 и четвертого 10 элементов И. Прямой выход четвертого 1К-триггера 4 соединен с вторыми входами седьмого 1 3 и девятого 15 элементов И. Инверсный выход четвертого ГК-тригге- ра 4 соединен с третьими входами третьего 9 и четвертого 10 элементов И и с четвертым входом пятого элемента И 11. Прямой и инверсный выходы пятого 1К Триггера соединены соответственно с вторым входом первого 7 и с третьим входом пятого 11 элементов И.

При указанном соединении элемен0

5

гические уравнения для .L и К-входов всех его 1К-триггеров 1 - 6 следую- I,, Ij Q, I QjQs; 15 I s Q,Q:, 5 K, Кг Kj QiQ, K Q. , Q,Q,,Q4; К QiQjQ.Q.

Pia фиг. 2 обозначены вход входной сигнал на шине 17; i - порядковый номер состояния (такта) устройства, | т.е. порядковый номер входного импульса; Q - - сигнал на прямом выходе j-ro 1К-триггера, где j - 1,2.,,,5 5 (номер 1К-триггера).

Работа синхронного делителя частоты определяется логическими уравнениями для I- и К-входов всех его 1К-триггеров и проходит в следующем порядке.

По сигналу Сброс, поступающему в виде импульса по шине 17, все 1К-триггеры 1 - 6 устанавливаются в исходное (нулевое) состояние, после чего состояние выходов (фиг.2,при i 0). равны Q. О; Qi 0; Q 3 О; Q О; 0 О; Q 0.

На основании логических уравнений для I- и К-входов всех 1К-триг- геров состояния I- и К-входов следующие :

0

5

1, q 0; 1, 0; I3.Q,Q 0; I QjQ5 0;

15 Q3Q4Qt 1; K, .Q2Qj 1; K, Q.,Q3 0; Кз QiQ.r o; K4 QiQ3 0; К 5 QiQ3Q4 0;

fc- к.

Ч 0;

Q. I

Ч 6 0.

Поскольку IK-триггер по входному , (тактовому) импульсу при и .не изменяет своего состояния,при 1 и переключается в противоположное состояние, при I 1 и К О переключается в состояние 1, а при -в состояние О то по первому тактовому импульсу, поступившему по шине 17 после окончания действия сигнал Сброс на шине 18, только пятьш 1К-триггер 5 переключается в состояние 1, а остальные 1К-триггеры 1 - 4 и 6 остаются в состоянии О (фиг.2, при i 1). При этом состояния выходов становятся равны .

Q, 0; Q 0| Q3 О; Q 0;

Q5 i; Qr

Изменяются и состояния

входов

5

к, Кг

0;

1; U

0;

1 Кг к 6

0; О; 0; 0.

1з

Кз

О;

О;

4

К4.

;

0;

в результате по второму вход импульсу на шине 17 устройство ходит в свое второе состояние, рое характеризуется следующими чениями выходов и входов 1К-три ров 1 - 6 (фиг.2, при ).

0; Q,

1; О;

О; ; о.

Qr

1 к,

О; Q3

0; 1;

0; 0;

О; Q4 1;

1з

Кз

0;

0;

14

К 4

0;

К5

Рассматривая и далее таким же об- pasoiii работу синхронного делителя частоты, получим все значения сос- тояний выходов и входов его при всех i.

После двадцать четвертого входного импульса 1К-триггер 6 устанавливается в состояние 1, а по окончании сорок шестого - возвращается в нулевое состояние. При этом и остальные 1К-триггеры 1 - 5 устанавливаются в исходное (нулевое) состояние.

1

396273

На этом заканчивается цикл работы синхронного делителя частоты.Далее циклы повторяются через каждые сорок семь входных импульсов.

10

Т5

20

25

30

;

Формула изобретения

Синхронный делитель частоты, содержащий первый, второй, третий, четвертый и пятый 1К-триггеры, С- и R-входы которых соединены соответственно с входной шиной и шиной сброса, первый и второй элементы И, выходы которых соединены соответственно с I и К-входами четвертого 1К-триггера, третий элемент И, выход которого соединен с К-входом пятого 1К-триггера, первый вход с прямым выходом первого 1К-триггера, 1-вход которого соединен с прямым выходом второго IK- триггера, отличающийся тем, что,, с целью обеспечения возможности увеличения коэффициента деления, в него введены с четвертого по десятый элементы И и шестой 1К-триг- гер, инверсный выход которого соединен с первым входом четвертого элемента И, выход которого соединен с 1-входом пятого 1К-триггера, второй вход - с вторым входом третьего элемента И, с первым входом первого элемента И, с первым входом пятого элемента И, с инверсным выходом третьего 1К-триггера и с первым входом шестого элемента И, выход которого соединен с первым входом седьмого элемента И, выход которого подключен к 1-входу второго 1К-триггера, и с первым входом второго элемента И, второй вход которого соединен с прямым выходом третьего 1К-триггера и с первым входом восьмого элемента И, выход которого соединен с К-входом второго 1К-триггера, второй вход - с прямым выходом первого 1К-триг- гера, с первыми входами девятого и десятого элементов И, с вторым входом пятого элемента И, выход которого соединен с I и К-входами шестого 1К-триггера, третий вход - с инверсным выходом пятого 1К-триггера, пря- мой выход которого соединен с вто- рым входом первого элемента И, чет-- gg вертый вход - с третьими входами третьего и четвертого элементов И и с инверсным выходом четвертого 1К-триггера, прямой выход которого соединен с вторым входом седьмого

35

40

45

50

элемента И и с вторым входом девятого элемента И, выход которого соединен с 1-входом третьего 1К-триггера, К-вход которого соединен с выходом

ЛшвЗ

десятого элемента И, второй вход которого соединен с вторым входом шестого элемента И и с инверсным выходом второго 1К-триггера.