Устройство для формирования признака команды Советский патент 1988 года по МПК G06F11/28 

SS

(Л

Изобретение относится к области вычислительной техники и может найти применение при отладке программ ЭВМ 4- и 5-го поколений. Устройство позволяет в процессе работы вычислительной системы автоматически вырабатывать признак команды, когда по информационным линиям

со

00

системы из памяти в процессор передается команда. Устройство содержит блок 1 постоянной памяти, регистр 2, мультиплексор 3, элементы ИЛИ 4, 5 и 6, триггеры 7, 8 и 9, элемент НЕ 10, элементы И 11 и 12, элемент 13 задержки, шифратор 14, счетчики 15 и 16. Код команды с входов устройства записывается на регистр 2 сигналом с входа, проходящим через элемент И 11. Принятая команда анализируется при помощи блока 1, мультиплексора 3, шифратора 14. Результатом анализа является код количества обращений к памяти, которые должен выполнить процессор по данной команде. Этот код записывается на счетчик 15 сиг1

Изобретение относится к вычислительной технике и может быть использовано в аппаратных и гибридных мониторах для формирования признака начала команды.

Целью изобретения является расширение области применения устройства.

На чертеже представлена схема устройства для формирования признака команды.

Устройство содержит блок 1 постоянной памяти, регистр 2, мультиплексор 3, элементы ИЛИ 4-6, триггеры 7-9, эле- мент НЕ 10, элементы И 11 и 12, элемент 13 задержки, шифратор 14, счетчики 15 и 16, вход 17 начальной установки, вход 18 признака информации, информационный вход 19, вход 20 признака прерывания, тактовый вход 21, вход 22 признака прямого доступа к памяти, вход 23 признака обмена и выход 24 признака команды устройства.

Блок I предназначен для преобразования кода команды в двоичный код количества обращений к памяти по этой команде и имеет (К+1) группу выходов, где К - число типов команд, различающихся по количеству операндов. На адресные входы блока 1 поступает код команды с регистра 2. При этом на (К+1)- группе выходов пoявляet- ся 1-разрядный (где l log2K) номер типа этой команды, а на i-й группе выходов (где ,...,K) - соответствующий данной команде двоичный код количества обращений к памяти, выполняемых данной командой.

Мультиплексор 3 имеет (К+2) групп информационных входов, из которых первые К групп соединены с выходами блока 1. На (К+1)-и группе схоммутирован код количества обращений к памяти, которые процессор должен выполнить при возникновении неисправности в канале обмена с памятью. На (К+2)-и группе входов скоммутирован код количества обращений к памяти, котоналом, проходящим с входа устройства через элементы И 11, ИЛИ 6 и элемент 13 задержки. При каждом обращении к памяти на входе появляется сигнал, который проходит через элемент И 12 на вычитающий вход счетчика 15. При обнулении счетчика 15 на его выходе появляется сигнал, который через элемент ИЛИ 5 устанавливает триггер 9. При этом на выходе устанавливается признак команды. Триггеры 7, 8, элемент ИЛИ 4, элемент НЕ 10 и счетчик 16 служат для обеспечения реакции устройства на ситуации типа прерывание, прямой доступ к памяти и неисправность в канале обмена с памятью 1 ил.

рые процесор должен выполнить при возникновении прерывания вычислительного процесса.

Устройство работает следующим образом.

При включении вычислительной системы на вход 17 устройства поступает сигнал начальной установки. С входа 17 этот сигнал поступает на первь1е входы элементов ИЛИ 4 и 5. На выходе элемента ИЛИ 4 появляется сигнал, который поступает на входы сброса триггеров 7 и В и сбрасывает их в нулевое состяние.

Сигнал с выхода элемента ИЛИ 5 поступает на вход установки триггера 9 и устанавливает его в единичное состояние. Единичный потенциал с выхода триггера 9 поступает на выход 24 устройства и является признаком того, что первое слово, которое считывается из памяти после его появления, команда. Кроме того, этот потенциал поступает на первый вход элемента И 11. Таким образом, по начальному включению вычислительной системы устройство вырабатывает признак команды на выходе 24 и подготавливается к приему первой команды пусковой программы.

Считываемая из памяти информация поступает из вычислительной системы на группу входов 19 устройства. В момент появления информации на группе входов 19 на вход 18 признака информации из вычислительной системы приходит сигнал. Этот сигнал поступает на второй вход элемента И 11. При наличии единичного потенциала на третьем входе последнего на его выходе появляется сигнал, поступающий на вход записи регистра 2 и записывающий в него информацию, приходящую на информационные входы регистра 2 с группы входов 19 устройства. Поскольку первое слово, считанное из памяти после включения вычислительной сие10

20

темы, является командой, на регистре 2 оказывается записанной первая команда пусковой программы.

Кроме того, сигнал с выхода элемента И 11 поступает на первый вход элемента ИЛИ 6, а сигнал с выхода последнего - на вход элемента 13 задержки и вход сброса триггера 9, сбрасывая его в нулевое состояние. При этом пропадает сигнал на выходе 24 признака команды 24 устройства и блокируется элемент И 11.

Код команды с выхода регистра 2 поступает на адресные входы блока 1. На i-й группе выходов блока 1 появляется двоичный код количества обращений к памяти, необходимых для выполнения данной команды, который поступает на i-ю группу информационных входов мультиплексора 3. На (К+1)-й группе выходов появляется 1-разрядный номер типа этой команды, который поступает на группу входов шифратора 14, а на группе выходов последнего - код, поступающий на группу управляющих входов мультиплексора 3 и разрешающий прохождение через мультиплексор 3 информации, проходящей на его i-ю группу информационных входов. Информация с группы вы- 25 триггер 7. ходов мультиплексора 3 поступает на группу информационных входов счетчика 15 и записывается в него сигналом, приходящим с выхода элемента 13 задержки на вход записи счетчика 15. Таким образом на счетчике 15 оказывается записанным двоичный код количества обращений, выполняемых процессором по данной команде.

При каждом обращении к памяти на вход 23 признака обмена из вычислительной системы приходит сигнал, длительность которого равна длительности цикла обращения к памяти. Сигнал с входа 23 поступает на первый вход элемента И 12. При наличии единичного потенциала на втором входе элемента И 12 на его выходе появляется сигнал, поступающий на вычитающий вход счетчика 15. При этом содержимое счетчика 15 уменьщается на единицу.

Когда процессор выполнит все обращения, необходимые для исполнения данной команды, счетчик 15 обнуляется и на его выходе появляется единичный сигнал, поступающий на второй вход элемента ИЛИ 5 Сигнал с выхода элемента ИЛИ 5 устанавливает триггер 9, при этом на выходе 24 появляется признак команды.

версный вход сброса счетчик; 16 ;i держивает его в нулевом состоянии.

Если в канале обмена с luiMfvibH) возникает неисправность типа обр а ,; я к несуществующему адресу. :: . Hi переполняется и на его c.i.ivojic ::..яе1ч:я единичный сигнал. Этот и i:, c.-rvnaer на установочный вход тригге.:; : ;U агорой вход элемента ИЛИ 6. .i ;. .и,1М1да элемента ИЛИ 6 сбрасывает rpmicp 9 и запускает элемент 13 задержки. Единичный потенциал с выхода триггера 7 поступает на (14-1)-й вход шифратора i-i. 1 пи том на выходе последнего появляется KIM. которой разрешает прохождение ма .I ульл-и- 15 плексора 3 информации, скоммч; .i oi,-uiH(iii на его (К+1)-й грунпг инфог-киминшных входов (эта информация яв.пяетсч интимным кодом количества oopaHLennii с, намят ь, которые должен выполнить процессор при обработке неисправности канала обмена с памятью). После этого на выходе элемента 13 задержки появляется сигнал, который записывает эту информацию на счетчик 15 и, поступив через элемент 1,ЧИ 4 на вход сброса триггера 7, сбрасывает

Если в вычислительной системе осу ществляется цикл прямого доступа к памяти. то на вход 22 приходит сигнал, который стоит там в течение времени обращения к

3Q памяти от внешнего устройства. Этот сигна.м поступает на вход элемента НЕ 10, с выхоли которого нулевой сигнал поступает на третий вход элемента И 11 и второй вход элемента И 12, блокируя их. Таким образом, во время цикла прямого доступа к памяти

35 работа устройства заблокирована,состояние триггера 9 и содержимое счетчика 15 остается без изменения, а счетчик 16 обнулен. Если в вычислительной системе происходит прерывание вычислительного процесса, то на вход 20 признака прерывания приходит сигнал, который поступает на третий вход элемента ИЛИ 6 и установочный вход триггера 8, устанавливая его в единичное состояние. Сигнал с выхода элемента ИЛИ 6 срабатывает триггер 9 и запускает элемент 13 задержки. Едини - ный потенциал с выхода триггера 8 мо ступает на (1 + 2)-й вход шифра-1о); il При этом на выходе последнего HOHI;.ш ется код, который разрешает про.хож40

45

дение на выход мультиплексора 3 инфорКроме того, единичный сигнал с выхо- 50 мации, скоммутированной на его (K+2)-i

группе информационных входов (эта инфорда элемента И 12 поступает на инверсный вход сброса счетчика 16 и разрещает ему считать импульсы, приходящие с входа 21 устройства на счетный вход счетчика 16. При отсутствии неисправностей в канале обмена с памятью сигнал на входе 23 пропадает раньше, чем переполняется счетчик 16. При этом на выходе элемента И 12 появляется нулевой сигнал, который поступает на ин55

мация является двоичным кодом количества обращений, которые процессор должен выполнить при обработке прерывания). После этого на выходе элемента 13 задержки появляется сигнал, который записывает эту информацию на счетчик 15 и, пройдя через элемент ИЛИ 4 на в.ход сброс:- триггера 8, сбрасывает триггер 8.

версный вход сброса счетчик; 16 ;i держивает его в нулевом состоянии.

Если в канале обмена с luiMfvibH) возникает неисправность типа обр а ,; я к несуществующему адресу. :: . Hi переполняется и на его c.i.ivojic ::..яе1ч:я единичный сигнал. Этот и i:, c.-rvnaer на установочный вход тригге.:; : ;U агорой вход элемента ИЛИ 6. .i ;. .и,1М1да эле

триггер 7.

мента ИЛИ 6 сбрасывает rpmicp 9 и запускает элемент 13 задержки. Единичный потенциал с выхода триггера 7 поступает на (14-1)-й вход шифратора i-i. 1 пи том на выходе последнего появляется KIM. которой разрешает прохождение ма .I ульл-и- плексора 3 информации, скоммч; .i oi,-uiH(iii на его (К+1)-й грунпг инфог-киминшных входов (эта информация яв.пяетсч интимным кодом количества oopaHLennii с, намят ь, которые должен выполнить процессор при обработке неисправности канала обмена с памятью). После этого на выходе элемента 13 задержки появляется сигнал, который записывает эту информацию на счетчик 15 и, поступив через элемент 1,ЧИ 4 на вход сброса триггера 7, сбрасывает

триггер 7.

Если в вычислительной системе осу ществляется цикл прямого доступа к памяти. то на вход 22 приходит сигнал, который стоит там в течение времени обращения к

памяти от внешнего устройства. Этот сигна.м поступает на вход элемента НЕ 10, с выхоли которого нулевой сигнал поступает на третий вход элемента И 11 и второй вход элемента И 12, блокируя их. Таким образом, во время цикла прямого доступа к памяти

работа устройства заблокирована,состояние триггера 9 и содержимое счетчика 15 остается без изменения, а счетчик 16 обнулен. Если в вычислительной системе происходит прерывание вычислительного процесса, то на вход 20 признака прерывания приходит сигнал, который поступает на третий вход элемента ИЛИ 6 и установочный вход триггера 8, устанавливая его в единичное состояние. Сигнал с выхода элемента ИЛИ 6 срабатывает триггер 9 и запускает элемент 13 задержки. Едини - ный потенциал с выхода триггера 8 мо ступает на (1 + 2)-й вход шифра-1о); il При этом на выходе последнего HOHI;.ш ется код, который разрешает про.хож

55

мация является двоичным кодом количества обращений, которые процессор должен выполнить при обработке прерывания). После этого на выходе элемента 13 задержки появляется сигнал, который записывает эту информацию на счетчик 15 и, пройдя через элемент ИЛИ 4 на в.ход сброс:- триггера 8, сбрасывает триггер 8.

Формула изобретения Устройство для формирования признака команды, содержащее регистр, блок постоянной памяти, первый и второй элементы И, причем выход первого элемента И соединен с входом записи регистра, отличающееся тем, что, с целью расширения области применения, в устройство введены мультиплексор, три элемента ИЛИ, три триггера, I два счетчика, шифратор, элемент задержки и I элемент НЕ, причем вход признака пря- I мого доступа к памяти устройства через элемент НЕ соединен с первыми входами первого и второго элементов И, вход при- нака информации устройства, информационный вход и вход признака обмена уст- юйства соединены соответственно с вторым входом первого элемента И, с информационным входом регистра, с вторым входом второго элемента И, выход которого соединен с вычитающим входом первого счетчика и входом начальной установки второго счетчика, вход начальной установки устройства соединен с первыми входами первого и второго элементов ИЛИ, выход lepBoro элемента ИЛИ соединен с нулевыми зходами первого и второго триггеров, вход тризнака прерывания устройства соединен с единичным входом второго триггера и пер- ым входом третьего элемента ИЛИ, выход Которого соединен с нулевым входом тре0

0

5

тьего триггера и через элемент задержки - с вторым входом первого элемента ИЛИ и входом записи первого счетчика, тактовый вход устройства соединен со счетным входом второго счетчика, выход переполнения которого соединен с вторым входом третьего элемента ИЛИ и с единичным входом первого триггера, выход которого соединен с первым входом шифратора, выход первого элемента И соединен с третьим входом третьего элемента ИЛИ, выход регистра соединен с адресным входом блока постоянной памяти, первая и вторая группы выходов блока постоянной памяти соединены соответственно с первой группой информационных входов мультиплексора и с группой входов шифратора, выход которого соединен с группой управляющих входов мультиплексора, выход второго триггера соединен с вторым входом шифратора, группа входов задания кода числа обращений к памяти устройства соединен с второй группой информационных входов мультиплексора, выход которого соединен с информационным входом первого счетчика, выход переполнения первого счетчика соединен с вторым входом второго элемента ИЛИ, выход которого соединен с единичным входом третьего триггера, выход которого соединен с третьим входом первого элемента И и является выходом признака команды устройства.