Устройство для аналого-цифрового преобразования Советский патент 1988 года по МПК H03M1/18 

(Л

00

со ел

Изобретение относится к электроизмерительной вычислительной технике. В устройство для аналого-цифрового преобразования, содержащее аналого-цифровой преобразователь 1, сумматор 3, цифроаналоговый преобразователь 4, усилитель-вычитатель 2 и аналого-цифровой преобразователь 5, введены N-1 усилителей-вычитателей 2, Л/-1 аналого-цифровых преобразователей 5, N элементов 6 задержки, N компараторов 7, мультиплексор 8, задатчик 9 кода, шифратор 10 и блок 11 памяти. За счет правильного выбора числа разрядов в зависимости от скорости изменения входного кодируемого сигнала устройство позволяет повысить точность кодирования быстроизменяю- шихся в широком частотном спектре сигналов. 2 ил.

ф1/г.

Изобретение относится к электроизмерительной и вычислительной технике и предназначено для преобразования широкополосных сигналов в цифровой код.

Цель изобретения - повышение точности.

На фиг. 1 показана блок-схема устройства для аналого-цифрового преобразования; на фиг. 2 - графики зависимости среднеквадратического значения погрешности от частоты входного сигнала (а)) для структур аналого-цифровых преобразователей (АЦП), работающих по принципу уточнения остатка.

Устройство содержит АЦП 1, усилители 2, сумматор 3, цифроаналоговый преобразователь 4, АЦП 5, элементы 6 задержки, компаратор 7, мультиплексор 8, задатчик 9 кода, шифратор 10 и блок 11 памяти. Сушность изобретения заключается в оптимальном выборе числа разрядов преобразования в зависимости от частоты входного сигнала. Анализируя приведенные на фиг. 2 графики, можно сделать вывод, что погрешность преобразования быстроизме- няющихся в широком диапазоне частот сигналов можно существенно уменьшить, если в зависимости от частоты входного сигнала правильно выбирать число разрядов выходного кода. Критерием для изменения числа разрядов выходного кода №ых может служить напряжение с выхода усилителя-вычислителя или же, что эквивалентно, выходной код с выхода дополнительного АЦП, увеличение значения которого до значения, близкого к (предел измерения АЦП 5), служит для уменьшения коэффициента усиления усилителя-вычислителя. Сущность предлагаемого технического решения состоит в том, что код с выходов дополнительных АЦП сравнивается с помощью цифровых компараторов с кодом уставки Л/уст, значение которого выбирается равным или меньшим значения , , задаваемым задатчиком кода. Результаты сравнения шифруются и мультиплексор подключает к входу сумматора выход того дополнительного АЦП, который обеспечивает максимально возможную разрядность выходного кода при соблюдении условия. В блоке памяти, представляющем собой постоянное запоминающее устройство, предварительно записаны коды максимальной погрешности преобразования устройства, причем в каждой ячейке этот код соответствует разрядности результата преобразования. Таким образом, по окончании преобразования информация о разрядности выходного кода и максимальная погрешность преобразования поступают от блока памяти на второй выход устройства.

Устройство для аналого-цифрового преобразования работает следующим образом. Импульсом «Пуск запускается АЦП I, который кодирует входной сигнал. Результат преобразования поступает на первый вход сумматора 3 и на вход цифроана- логового преобразователя 4, который преобразует код первого такта преобразования

в аналоговое напряжение. Это напряжение вычитается из входного сигнала и усиливается Л усилителями-вычитателями 2. Коэффициенты усиления Л усилителей-вычи- тателей 2 устанавливаются равными от 2 до 2, где п - разрядность АЦП 1. Напряжения с выходов усилителей-вычитателей 2 поступают на информационные входы аналого-цифровых преобразователей 5.

Запуск аналого-цифровых преобразователей 5 осуществляется с помощью Л элементов 6 задержки. Время задержки относительно запускающего импульса «Пуск различное у каждого из N элементов 6 задержки и определяется временем окончания переходного процесса установления конкретного усилителя-вычитателя. Коды с выхода

0 дополнительных АЦП 5 сравниваются Л компараторами 7 с кодом уставки, задаваемым задатчиком 9 кода. Величина кода уставки выбирается меньшей или равной коду предела преобразования АЦП 5. Результаты

- сравнения шифруются шифратором 10, и мультиплексор 8 подключает к второму входу сумматора 3 выход того АЦП 5, который обеспечивает максимальную разрядность выходного кода при соблюдении условия jVAqn yVycT. Одновременно код с шифратора

0 10, являющийся адресом соответствующей ячейки, памяти блока 11 памяти, подключает к второму выходу устройства информацию с выхода блока 11 памяти, где записана заранее максимальная погрешность преобразования при соответствуюшей разрядности

5 выходного кода.

Результаты первого и второго тактов преобразования суммируются сумматором 3 и результат преобразования выдается на выход устройства.

40

Формула изобретения

Устройство для аналого-цифрового преобразования, содержащее первый аналого-цифровой преобразователь, информационный

вход которого является входной шиной и соединен с первым входом первого усилителя-вычитателя, второй вход которого подключен к-выходу цифроаналогового преобразователя, вход которого объединен с первым входом сумматора и подключен к выходу первого аналого-цифрового преобразователя, управляющий вход которого является шиной запуска, выход усилителя-вычитателя подключен к информационному входу второго аналого-цифрового преобразователя, а выход сумматора является выходной щиной, отличающееся тем, что, с целью по- выщения точности, в него введены N-1 усилителей-вычитателей, (N-1) дополнительных аналого-цифровых преобразователей, аналогичных второму аналого-цифровому преобразователю, Л элементов задержки, N компараторов, мультиплексор, задатчик кода, шифратор и блок памяти, где Л - количество каналов устройства, а первые и вторые входы (Л/-1) усилителя-вычитателя объединены соответственно с первым и вторым входами первого усилителя-вычитателя, выходы подключены к информационным входам соответствующих (N-1) дополнительных аналого-цифровых преобразователей, управляющие входы которых через соответствующие (N-1) элементы задержки и управляющий вход второго аналого-цифрового преобразователя через первый элемент

задержки объединены с управляющим входом первого аналого-цифрового преобразователя, выходы второго и дополнительных аналого-цифровых преобразователей соединены с соответствующими информационными входами мультиплексора и первыми входами соответствующих компараторов, вторые входы которых подключены к выходу задат- чика кода, а выходы соединены с соответствующими входами шифратора, выход которого подключен к адресным входам мультиплексора и блока памяти, выход мультиплексора подключен к второму входу сумматора, а выход блока памяти является дополнительной выходной шиной.

из,U)iU)j

Рие.2

(Jtf Utf

(д)