Устройство для извлечения квадратного корня Советский патент 1988 года по МПК G06F7/552 

13

Изобретение относится к автоматя ке и вычислительной технике, в частности к устройствам для обработки данны-х, и может быть использовано в различных информационно-измерительных и управляющих системах.

Цель изобретения - повышение быстродействия устройства.

На чертеже представлена блок-схема устройства.

Устройство содержит генератор 1 импульсов, делитель 2 частоты, первый 3 и второй U коммутаторы, первый 5 и второй 6 реверсивные счетчики, блок .1 сравнения, сумматор 8, преобразова

разряду второго трехвходового сумматора 11, к j-My разряду третьего входа которого подсоединен j-й разряд входной щины 12 )-й разряд выхода трехвходового сумматора 11 связан с i-м разрядом второго входа блока 7 сравнения и i-м разрядом выходной щины 13.

Коэффициент деления делителя 2 частоты равен 1/2 п. На выходе управляемого делителя 10 частоты частота импульсов определяется выражением

ВЬ1Х

.

2

вх

Изобретение относится к области автоматики и вычислительной техники и можеу быть использовано в информационно-измерительных и управляющих системах. Цель изобретения - повьше- ние быстродействия. -Устройство для извлечения квадратного корня содержит генератор импульсов, делитель частоты, управляемый делитель частоты, первый и второй реверсивные счетчики, входную щину и выходную шину, а также первый и второй коммутаторы, сумматор, преобразователь прямого кода в дополнительный, блок сравнения и трехвходовый сумматор, причем выход генератора импульсов соединен с синхровходами делителя частоты и управляемого делителя частоты, выходы которых подключены к информационным входам первого и второго коммутаторов соответственнр, первые управляющие входы первого и второго коммутаторов подсоединены к второму выходу блока сравнения, а вторые управляющие входы первого и второго коммутаторов - к третьему выходу блока сравнения, первый выход которого связан с обнуляющими входами делителя частоты и управляемого делителя частоты, первый и второй выходы первого коммутатора соединены соответственно с суммирующим и вычитающим входами первого реверсивного счетчика, первьй и второй выходы второго коммутатора подключены соответственно к суммирующему и вычитающему входам второго ре- , версивного счетчика, выход i-го разряда первого реверсивного счетчика

тель 9 прямого кода в дополнительный, управляемый делитель 10 частоты, трех входовый cyMNiaTOp 11, а также вход- : ную 12 и выходную 13 шины.

Выход генератора импульсов сое- динен с синхровходами делителя 2 час- :тоты и управляемого делителя 10 час- |тоты, выходы которых подключены к ин- :формационным входам первого 3 и вто- рого 4 коммутаторов соответственно.. Первые управляющие входы первого 3 и второго 4 коммутаторов подсоединены к второму выходу блока 7 сравнения, а. вторые управляющие входы первого 3 и второго 4 коммутаторов - к третьему выходу блока 7 сравнения, первый вы- ход которого связан с обнуляющими- входами делителя 2 частоты и управляемого делителя 10 частоты. Первый и , второй выходы первого коммутатора 3 соединены соответственно с суммирую- щим и вычитающим входами первого ре- версивного счетчика 5, Первый и вто-; ;рой- выходы второго коммутатора 4 под- кпючены соответственно к суммирующему |И вычитающему входам второго ревер- |Сивного счетчика 6, Выход i-го разря- :да первого реверсивного счетчика 5 (,.,,,n, где п - разрядность представления информации) подсоединен к i-му разряду первого входа блока 7 сравнения, i-му разряду первого входа трехвходового сумматора 11 и i-му разряду первого входа сумматора 8, второй вход которого связан с общей щиной устройства, вход переноса - с третьим выходом блока 7 сравнения, а выход через преобразовате ць 9 прямого кода в дополнительньй соединен с управляющим входом управляемого делителя 10 частоты, выход j-ro разряда второго реверсивного счетчика 6

(J 1

2п) подключен к (j+l)-My

0

0

5 0 5

5

0

5

где С

вх

-значение кода на управляющем входе;

-частота импульсов, поступающих на синхровход управляемого делителя 10 частоты.

Коммутаторы 3 и 4 обеспечивают передачу,поступающего на информационный вход сигнала на первый выход при подаче разрещающего сигнала на первый управляющий вход либо на второй выход при подаче разрешающего сигнала на второй управляющий вход.

Блок 7 сравнения формирует единич- ньй сигнал на первом выходе при равенстве кодов, поступающих на первый и второй входы. Когда код на первом входе больше кода на втором входе, то формируется единичный сигнал на втором выходе, а когда код на первом входе меньще кода на втором входе, то единичный сигнал формируется на третьем выходе. I

Устройство работает следующим образом.

Пусть в исходном состоянии на входную щину 12 поступает нулевой код, а реверсивные счетчики 5 и 6 обнулены, В этом случае на первом выходе блока 7 сравнения появляется единичный сигнал, который обнуляет и запрещает работу делителя 2 частоты и управляемого делителя 10 частоты.

При поступлении на входную шину 12 устройства кода Y, представленного 2п разрядами, на старщих п разрядах трехвходового сумматора 11 образуется некоторый код, который, поступая на второй вход блока 7 сравнения, убирает единичный сигнал с первого блока 7 сравнения, вырабатьшает значение еди йицы на третьем выходе блока 7 сравнения и переключает коммутато 139973

ры 3 и А таким образом, что импульсы с делителя 2 частоты поступают на суммирующий вход реверсивного счетчи- ка 5, ас выхода управляемого делителя 10 частоты - на суммирующий вход реверсивного счетчика 6.

.Устройство в этом режиме работает до тех пор, пока код на выходе первопроисходит только в том случае, если Х Y, т.е. значение X удовлетворяет выражению X .

При поступлении на входную шину 12 устройства следующего значения Y Y на выходной шине 13 устройства значение кода изменяется, что вы- зьшает срабатывание блока 7 сравнего реверсивного счетчика 5 не сравнит-ю ния. Пусть Y Y, тогда на первом выся со значением кода, снимаемого с п старших разрядов трехвходового сумматора 11,

В этом случае блок 7 сравнения на

первом выходе вырабатывает единичный 15 информационные входы коммутаторов 3 потенциал, обнуляющий делитель 2 частоты и управляемый делитель 10 часто ты.

Если обозначить через X значение кода, снимаемое с п старших разрядов 20 трехвходового сумматора 11, то первый реверсивный счетчик 5 накапливает значение, равное X, за время Т, определяемое следующим выражением:

,., Т

Х.2

и 4 на вычитающие входы реверсивных счетчиков 5 и 6. Устройство в этом режиме работает до тех пор, пока код на выходе первого реверсивного счетчика 5 не сравнится со значением код снимаемого с п старших разрядов трех входового сумматора 11.

Если обозначить через X значение кода, снимаемое с п старших разрядов 25 трехвходового сумматора 11, то время работь Т первого реверсивного счетчика 5 определяется следующим выраже

нием:

30

(Х-х )-2

Т

Количество N, импульсов, поступи ших на период Т на вычитающий вход второго реверсивного счетчика 6,

35

равно N,

у (Х-Х )(2

П-И

-х-х -1).

где f - частота генератора 1 импульсов.

При зтом к моменту формирования в реверсивном счетчике 5 значения кода, равного X, код С на управляющем входе управляемого делителя 10 частоты (в.качестве которого может быть использована микросхема К155ИЕ8) изменяется с шагом, равньм единице, от значения, равного 2 -1 (соответствующего нулевому содержимому реверсивного счетчика 5), до значения, равного 2 -X (соответствующего содержимому реверсивного счетчика 5, равному X-l)В результате содержимое второго реверсивного счетчика 6, определяемое количеством N, импульсов, поступивших за период Т на его суммирующий вход, равно N, 1/2(Х 2 ).

Таким образом, на первый вход трех

входового сумматора 11 поступает чис- Формула изобретени по, равное X, на второй вход - число,

40

45

Таким образом, во втором реверси ном счетчике 6 формируется код числ

N,j N,-N; х - -(х ) - х .

В этом случае можно записать сле дующее соотношение, определяющее ус ловие остановки работы устройства: X . значение X значению Х

X , -(Х ) -Х +Х -t-Y в котором удовлетворяет .

равное 2 N,, а на третий вход - число, равное Y.

Поскольку содержимое первого реверсивного счетчика 5 сравнивается .с кодом, формируемым на п старших разрядах трехвходового сумматора 1I, то формирование единичного сигнала на первом вьпсоде блока 7 сравнения возможно только при соблюдении равенства X +( - Х -х) +Y, что

происходит только в том случае, если Х Y, т.е. значение X удовлетворяет выражению X .

При поступлении на входную шину 12 устройства следующего значения Y Y на выходной шине 13 устройства значение кода изменяется, что вы- зьшает срабатывание блока 7 сравнеходе блока 7 сравнения снимается обнуляющий потенциал, а на втором выходе блока 7 сравнения появляется единичный потенциал, который коммутирует

информационные входы коммутаторов 3

и 4 на вычитающие входы реверсивных счетчиков 5 и 6. Устройство в этом режиме работает до тех пор, пока код на выходе первого реверсивного счетчика 5 не сравнится со значением кода, снимаемого с п старших разрядов трехвходового сумматора 11.

Если обозначить через X значение кода, снимаемое с п старших разрядов трехвходового сумматора 11, то время работь Т первого реверсивного счетчика 5 определяется следующим выражением:

30

(Х-х )-2

Т

Количество N, импульсов, поступивших на период Т на вычитающий вход второго реверсивного счетчика 6,

равно N,

у (Х-Х )(2

П-И

-х-х -1).

40

45

Таким образом, во втором реверсивном счетчике 6 формируется код числа

N,j N,-N; х - -(х ) - х .

В этом случае можно записать следующее соотношение, определяющее условие остановки работы устройства: X . значение X значению Х

X , -(Х ) -Х +Х -t-Y , в котором удовлетворяет .

Устройство для извлечения квадратного корня, содержащее генератор импульсов, делитель частоты, управляемый делитель частоты, первый и второй счетчики, входную шину и выходную шину, отличающееся тем, что, с целью повьш1ения быстроействия, в него введены первый и второй коммутаторы, сумматор, преобразователь прямого кода в дополни5

тельный, блок сравнения и трехвходо- Вый сумматор, а первьй и второй счетчики выполнены реверсивными, причем выход генератора импульсов соединен с синхровходами делителя частоты и управляемого делителя частоты, выходы которых подключены к информационным входам первого и второго коммутаторов соответственно, первые упра§ля ющив входы первого и второго коммутаторов подсоединены к второму выхо

ду блока сравнения, а вторые управляющие входы первого и второго коммутаторов - к третьему выходу блока Сравнения, первьш выход которого связан с обнуляющими входами делителя частоты и управляемого делителя час- toты, первый и второй выходы первого Коммутатора соединены соответственно ф суммирующим и вычитающим входами йервого реверсивного счетчика, первый и второй вькоды второго коммутатора подключены соответственно к суммируюifteMy и вычитающему входам второго ре- 25 шины..

.

5

0

версивного счетчика, выход 1-го разряда первого реверсивного счетчика (i 1,...,п, где п - разрядность представления информации)подсоединен к 1му разряду первого входа блока сравнения, i-му разряду первого входа трехвходового сумматора и i-му разряду первого входа сумматора, второй вход которого связан с общей шиной устройства, вход переноса - с третьим выходом блока сравнения, а выход через преобразователь прямого кода в дополнительный соединен с управляющим входом управляемого делителя частоты, выход j-ro разряда второго реверсивного счетчика (,.,,,2n) подключен к ()-My разряду второго входа трехвходового сумматора, к j-му разряду третьего входа которого подсоединен --й разряд входной шины, (1-«-п+1)-й разряд выхода трехвходового сумматора связсШ с i-м разрядом второго входа блока сравнения и i-разрядом выходной