Буферное запоминающее устройство Советский патент 1988 года по МПК G11C19/00 

Изобретение относится к вычислительной технике и предназначено для построения буферных запоминающих устройств, у которых информация с выхода должна считываться в том же прядке, в каком она поступала на вход

Цель изобретения - повьшение надежности устройства,

На чертеже изображена блок-схема устройства,

Устройство содержит регистры 1, коммутатор 2 данных, бцокн 3 управления записью, дешифратор , счетчик 5 адресов записи, счетчик 6 адресов чтения, коммутатор 7 адресов, элемен ИЛИ 8, формирователь 9 импульсов, регистр 10 входьгх данных, элемент ИЛИ 11, ключ 12, элемент И 13, триггер 1 одновибратор 15 и элемент НЕ 16,

Устройство работает следующим образом.

Входная информация в виде многоразрядного параллельного кода поступает на вход регистра 10 входных дан ных, При появлении импульса на входе Запись происходит запись информации в регистр 10, число в счетчике 5 адреса записи увеличивается на единицу. Через ключ 12 и элемент ИЛИ И импульс Запись подключает выход счетчика 5 через коммутатор 7 адресов к дешифратору 4, который в зависимости от числа в счетчике 5 подает разрешающий потенциал на соотв етству нлций блок 3 управления записью, на другой вход которого через элемент ИЛИ 8 поступает импульс Записи (ЗП), При этом происходит запись входного слова в соответствующий регистр I и устанавливается в 1 маркерный разряд (на фиг, 1 обозначен как М) этого регистра 1,

При отсутствии импульса ЗП дешиф- ратор 4 через коммутатор 7 адресов подключен к выходу счетчика 6, При этом в зависимости от числа в счетчике 6 на одном из выходов дешифратора 4 появляется разрешающий потен- циал, который открывает соответствующий вход коомутатора 2 и подключает выходы всех разрядов, включая маркерный, соответствующего регистра 1 к информационному выходу устрой- ства. Наличие 1 в маркерном разряде сигнализирует о наличии в данном регистре 1 неиспользованной информации.

Q

j 0

5 п

5 п

5

Появление импульса на входе счи- тьшания свидетельствует о том, что происходит съем информации с выходного коммутатора 2, по его окончании необходимо извлечь информацию из следующего регистра I, Импульс считьша- ния через элемент ИЛИ 8 и через соответствующий блок 3 управления записью запишет в маркерный разряд соответствующего регистра 1 О, так как на входе маркерных разрядов отсутствует импульс Запись, Этот О через выходной коммутатор 2 поступает на вход формирования 9 импульсов и отпирает его. Формирователь 9 импульсов представляет собой самовозбуждающий генератор с управляющим входом,

Непрерывная последовательность импульсов с выхода формирователя 9 поступает на счетный вход счетчика 6, который считает до тех пор, пока к коммутатору 2 не окажется подключен регистр 1, имеющий I в маркерном разряде, а формирователь 9 не окажется запертым. Если информация записана в несколько регистров, то с приходом импульса считывания на выходе формировате-ля 9 успеет появиться только один импульс, посредством которогЬ к выходу информации будет подключен следующий по порядку адресов регистр I с неиспользованной информацией. Если же в регистрах 1 нет ни одного неиспользованного числа, т,е, во все маркерные разряды записаны О, то формирователь 9 импульсов вырабатывает непрерывную последовательность импульсов ,

При наложении импульса Считывание на Запись элемент И 13 вырабатывает импульс, который устанавливает триггер 14, При этом импульс Запись: записьшает информацию в регистр 10 и устанавливает очередной адрес записи независимо от момента прихода импульса Считьшание, В момент наложения импульсов импульс Считьгоание закрьтает ключ 12, пе- рекрьтающг1Й прохождение импульса записи на элемент ИЛИ I1 и проходит на элемент ИЛИ 8, меняя адрес записи на адрес считывания и перекрывая вход маркерного разряда регистров I, Происходит процесс считывания. При этом по заднему фронту импульса Считывание уерез элемент НЕ 16 осуществляет сброс триггера, Одновибратор 15 вырабатывает поворотный импульс

313

Запись, проходящий на вход -хпсмен- та ИЛИ 1 1 и да.чее на вход элемента ИЛИ 8. Происходит процесс записи данных с регистра 10 в регистр 1 по установленному адресу на счетчике 5 адресов записи.

Таким образом, при совпадении импульсов записи и считывания не происходит ни потери записьшаемой информа- ции, ни срыва процесса считывания из буферного запоминающего устройства. Это позволяет избежать потерь информации или програь мньгх потерь при ее обработке, что в ряде применений БЗУ имеет решаюшее значение.

Формула изобретения

Буфериое запоминающее устройство, содержащее регистры, входы маркеров которых объединены и подключены к первому входу первого элемента ИЛИ и к управляющему входу коммутатора адресов, первый и второй информационные входы которого подключены к выхо- дам соответственно счетчика адресов записи и счетчика адресов чтения, вход которого подключен к формирова- т.лю импульсов, вход которого подключен к выходу маркера коммутатора дан- ных, выходы которого являются инфор- мационньи и выходами устройства, управ ляю1цие входы коммутатора данных подключены к входам управления считыванием соответствующих блоков управле- ния записью и к соответствующему выходу дешифратора, входы которого иод

2

I

ключены к выходам коммутатора адре- 1 сов, выход первого элемента ИЛИ подключен к входам управления записью блоков управления записью, выходы которых подключены к входам записи соответствующих регистров, выходы которых подключены к соответствующим ин- формационнь м входам коммутатора данных, отличающееся тем, что, с целью повьщ1ения надежности, оно содержит регистр входных данных, инфор- мафионный вход которого является информационным входом устройства, выход регистра входных данных подключен к информационным входам регистров, ключ, одновибратор, триггер, элемент НЕ, второй элемент ИЛИ и элемент И, первый вход которого является входом считывания устройства и подключен к второму входу первого элемента ИЛИ, к первому входу ключа и к входу элемента НЕ, выход которого подключен к входу сброса триггера, вход установки которого подключен к выходу элемента И, второй вход которого является входом записи устройства и подключен к входу счетчика адресов записи, к входу записи регистра входных данных и к второму входу ключа, выход которого подключен к первому входу второго элемента ИЛИ, второй вход которого подключен к выходу од- новибратора, вход которого подключен к выходу триггера, выход второго элемента ШТИ подключен к первому входу пепвого элемента ИЛИ.

Изобретение относится к вычислительной технике и предназначено для построения буферных запоминающих устройств, информация с выхода которых должна считываться в том же порядке, в каком она поступала на вход. Целью изобретения является поввппение надежности устройства. Устройство содержит регистры 1, коммутатор 2 данных, блоки 3 управления записью, дешифратор 4, счетчик 5 адресов записи, счетчик 6 адресов чтения, коммутатор 7,адресов, элементы ИЛИ 8, 12, формирователь 9 импульсов, регистр 10 входньпс данных, ключ 12, элемент И 13, триггер 14, одновибратор 15, элемент НЕ 16. В устройстве при совпадении импульсов записи и считьшания не происходит ни потери записываемой информации, ни срыва процесса считывания из буферного ЗУ, Это позволяет избежать потерь информации или программных потерь при ее обработке. 1 ил. с (Л ати