Устройство для реализации булевых симметричных функций Советский патент 1988 года по МПК G06F7/00 

r-fflтда-йЫ

Изобретение относится к вьгаисли- Тельной технике и может быть использовано в системах .передачи и обработки дискретной информации. Целью изобретения является повышение быстродействия. Устройство содержит регистр 1, блок 2 коммутаторов, сумматор 3,блок 4 формирования результата, .блок 5 управления, информационные входы 6, вход 7 величины порога (величины функции, стробирования считывания) блока формирования результата, вход 8 сброса, тактовый вход 9, выход 10 признака окончания вычислений, выход 11 результата. Устройство позволяет реализовать пороговые симметричные функции, злементарные cим eтpичныe функции и произвольные симметричные функции. 3 з.п. ф-лы, 1 ил. С S

-щ-а-.

00

Изобретение относится к вычислительной технике и может быть использовано в системах передачи и обработки дискретной информации.

Целью изобретения является повьше- ние быстродействия.

На чертеже представлена функциональная схема устройства.

Устройство содержит регистр 1, блок 2 коммутаторов, сумматор 3, блок 4 формирования результата, блок 5 управления, информационные входы 6, вход 7 величины порога (величины функции, стробирования считывания) блока формирования результата, вход 8 сброса, тактовый вход 9, выход 10 признака окончания вычислений, выход 1 1 результата.

Блок управления

содержит, напри

мер, счетчик 12, первый 13 и второй 14 элементы ИЛИ.

Устройство функционирует следующим образом.

На информационные входы 6 подается входной код, а на вход 8 устройства - импульс сброса, устанавливающий счетчик 12 блока управления в нулевое состояние. При этом код с информационных входов 6 поступает на входы сумматора 3, которьй осуществляет суммирование единиц входного кода, причем разряды 21 и 2.1-1 входного кода (1 1,2,..п/2) подаются на входы 2i-1-ro разряда сумматора 3. Одновременно сигналом на входе 8 устройства разрешается запись кода с выходов сумматора 3 в регистр i. По окончании импульса на входе 8 сброса устройства на тактовьй вход 9 подаются тактовых импульсов, При подаче первого тактового импульса блок коммутаторов 2 по сигналам с выходов счетчика 12 блока 5 управления подключает на входы первого разряда сумматора 3 сигналы с выходов первого и третьего разрядов регистра 1, на входы второго разряда сумматора - сигналы с выходов второго и четвертого разрядов регистра 1, на входы пятого .и шестого разрядов сумматора 3- с выходов пятого и седьмого разрядов регистра 1 и с выходов шестого и восьмого разрядов регистра 1 и т.д. В результате на выходах разрядов сумматора 3 формируются коды суммы количества единиц в группах по четыре разряда входного кода, В общем случае на k-M такте работы устройства на

Q

Ktl

5

0

5

0

5 0 5

+

входы сумматора 3 от 2 -j-H-ro до 2 j+k+1-го разряда (k 1,2... , j 0,1,..., Jn/2 -1) подаются соответственно сигналы с выходов разрядов регистра 1 от + 1-ГО до j-fk+1-го на входы первого слагаемого и от ( j + 1 + 2)-ro до (, )-го - на входы второго слагаемого. Это осуществляется с помощью блока 2 коммутаторов. В результате на выходах сумматора 3 последовательно формируются суммы числа единиц в группах входного кода по четыре,восемь,шестнадцать и т.д.разрядов. Коды с выходов сумматора на Кс1ждом такте работы устройства записываются в регистр 1 и на следующем такте используются в качестве входных кодов сумматора 3. В результате на последнем k-M такте (k С -1) на выходах младших log2(n+1)t разрядов сумматора 3 формируется код суммы числа единиц во входном коде. При этом сигналом с выхода счетчика 12 блока 5 управления блокируется дальнейшая работа устройства. Код числа единиц входного кода с выходов мпад- ших разрядов сумматора 3 поступает на входы блока 4 формирования результата,

В случае реализации пороговых функций на входы 7 блока 4 формирования результата подается код, дополнительный порогу реализуемой функции.

Блок 4 выполнен в виде сумматора. При этом, если во входном коде число единиц не менее порога, то на выходе переноса сумматора, являющемся ввгхо- дом 11 устройства, будет единичный сигнал, в противном случае - нулевой,

В случае реализации элементарных симметричных функций на входы блока 4 формирования результата подается код индекса вычисляемой функции. Блок 4 выполнен в виде схемы сравнения, При этом, если во входном коде число единиц равно коду, поданному на входы 7, то на выходе 11 блока 4 формирования

результата будет единичный сигнал, в противном случае - нулевой.

В случае реализации произвольной симметричной функции (системы) блок Д формирования результата вьшолнен в виде блока памяти,на входы которого с выходов cjTMMaTopa 3 поступает код числа единиц входного кода, являющийся адресом ячейки, в которой записан выходной код. На вход 7 блока

4 подается сигнал с выхода 10 признака окончания вычислений блока 5 управления, по которому производится считывание результата и его выдача на выход 11,

сброса которого соединен с одноименным входом блока управления.

лении монотонных (пороговых) симметричных функций, блок формирования результата содержит сумматор порога, причем входы первого слагаемого сум- 1. Устройство для реализации буле- ю матора порога соединены с входами

вых симметричных функций, содержащее

регистр, сумматор и блок управления.

аргумента блока, входы второго слагаемого сумматора порога соединены с дополнительными входами величины порога устройства, выход переполнения сумматора порога соединен с выходом блока формирования результата,

отличающееся тем, что.

аргумента блока, входы второго слагаемого сумматора порога соединены с дополнительными входами величины порога устройства, выход переполнения сумматора порога соединен с выходом блока формирования результата,

4, Устройство по П.1, о т л и - чающееся тем, что при вычислении произвольных симметричных функций, блок формирования результата содержит блок памяти, адресные входы которого соединены с входом аргумента блока, вход стробирования считывания блока памяти соединен с выходом признака окончания вычисления блока управления, выход блока памяти соединен с выходом блока формирования результата.

с одноименным входом устройства,выход признака окончания вычислений устройства соединен с одноименным выходом блока управления, выход блока формирования результата является выходом результата устройства, вход

сброса которого соединен с одноименным входом блока управления.

° формирования результата со держит схему сравнения, вход первого операнда которой соединен с входом аргумента,.блока, вход второго one- ранда схемы сравнения соединен с Дополнительным входом величины функ- ции, выход признака равенства срав- нения соединен с выходом блока фор- мирования результата.

15 0 ° формирования результата со- держит схему сравнения, вход первого операнда которой соединен с входом аргумента,.блока, вход второго one- ; ранда схемы сравнения соединен с 25 Дополнительным входом величины функ- ции, выход признака равенства срав- нения соединен с выходом блока фор- мирования результата.

0

5

0

4, Устройство по П.1, о т л и - чающееся тем, что при вычислении произвольных симметричных функций, блок формирования результата содержит блок памяти, адресные входы которого соединены с входом аргумента блока, вход стробирования считывания блока памяти соединен с выходом признака окончания вычисления блока управления, выход блока памяти соединен с выходом блока формирования результата.