Распределитель импульсов Советский патент 1988 года по МПК H03K5/153 

(Л

4; О ел

о ел

группы 14 и 28 элементов И, группу 15 счетчиков, группу 16 элементов ИЛИ, элемент ИЛИ 17, элемент НЕ 18, счетчик 21 импульсов и деимфра- тор 22. Использование устройства позз1405105

воляет формировать различные длины импульсных последовательностей и импульсные последовательности с перекрытием и упростить модификацию программы. 2 ил.

Изобретение может быть использовано в автоматизированных системах контроля и управления и служит для расимрения функциональных возможностей устройства. Распределитель импульсов содержит регистр 4, элементы И 17, 12, 19 и 20, элемент 8. задержки, элемент ИЛИ 9, триггер 10 и генератор 11 тактовых импульсов. В устройство введены счетчик 1 адреса, дешифратор 2 адреса, блок 3 памяти, регистр 5, блок 6 коммутации моментов начала импульсов, триггер 13,

1

Изобретение относится к импульсной и вычислительной технике и может быть использовано в автоматизированных системах контроля и управления .

:Цель изобретения - расширение .. функциональных возможностей устройства за счет формирования импульсов произвольной длительности с произвольными моментами начала в пределах такта, а также за счет наличия мультипрограммного режима работы, что достигается путем введения счетчика адреса,, дешифратора адреса, блока- памяти, регистра, блока коммутации моментов начала импульсов, триггера и группы логических элементов И, ИЛИ НЕ, которые обеспечивают хранение и модификацию программ вьщачи импульс- ;ibix последовательностей с произвольными длительностями и произвольными моментами начала импульсов в пределах такта.

На фиг. 1 приведена функциональна схема распределителя; на фиг. 2 - функциональная схема блока коммутации, моментов начала импульсов.

Распределитель импульсов содержит счетчик 1 адреса, дешифратор 2 адреса, блок 3 памяти, регистры 4 и 5, блок 6 коммутации моментов начала,импульсов, элемент И 7, элемент 8 задержки, элемент ИЛИ 9, триггер Ю, генератор 11 тактовых импульсов, элемент И 12, второй триггер 13, группу элементов И 14, группу счетчиков 15, группу элементов ИЛИ 16, второй элемент ИЛИ 17, элемент НЕ 18, третий 19 и четвертый 20 элементы И, счетчик 21 импульсов, дешифратор 22, группу элементов И 28,

На фиг. 1 обозначены также информационный вход 23,первый 24, второй 2.5 и третий 26 управляюшие входы и выходы 27. распределителя импульсов.

0

5

0

5

0

5

0

5

Информационный вход 23 распределителя соединен с информационным входом счетчика 1 , выход которого соединен с входом дешифратора 2 адреса. Выход дешифратора 2 адреса соеди- н ен с входом блока 3 памяти. Первые информационные выходы блока 3 памяти соединены с входами регистра 4 , а вторые информационные выходы блока 3 памяти - с входами второго регистра 5. Управляющий выход блока 3 памяти соединен с входом установки в нуль первого 4 и второго 5 регистров и первым входом элемента ИЛИ 9. Выходы разрядов, кроме последнего, второго регистра 5 соединены с первыми входами блока 6 коммутации моментов начала импульсов, выходы которого соединены с первыми входами группы элементов И 14. Выходы разрядов первого регистра 4 соединены с вторыми входами группы элементов И 14. Выходы группы элементов И 14 соединены с информационными входами группы счетчиков 15, единичные выходы которьк соединены с входами группы элементов ИЛИ 16. Выходы группы элементов ИЛИ 16 соединены с вторыми входами группы элементов И 28, с выходами 27 распределителя и входами элемента ИЛИ 17. Выход элемента ИЛИ 17 соеди-, нен с входом элемента НЕ 18, выход ito- торого соединен с первым входом элемента И 12.

Лервый управляющий вход 24 распределителя соединен с первым входом первого триггера 10, выход которого соединен с входом генератора 11 тйкто- вых импульсов. Лервьш выход генератора 11 тактовьпк импульсов соединен с вторым входом элемента И 12, выход которого соединен с синхронизирующим входом дешифратора 2 адреса и входом элемента 8 задержки.

314

Выход элемента 8 соединен с первым входом элемента И 7 и входами синхронизации первого 4 и второго 5 регистров. Выход элемента И 7 соединен со счетным входом счетчика адреса.

Выход генератора 11 тактовых импульсов соединен с первым входом элемента И 19, второй вход которого соединен с выходом последнего раз- ряда второго регистра 5, Выход элемента И 19 соединен t первым входом элемента И 20, второй вход которого соединен с выходом элемента ИЛИ 17. Выход элемента И 20 соединен с первы- ми входами группы элементов И 28, выходы которых соединены с входами группы счетчиков 15, выход элемента И 19 соединен также со счетным входом счетчика 21. Выход счетчика 21 соединен с входом дешифратора 22. Выход дешифратора 22 соединен с вторыми входами блока 6 коммутации моментов начала импульсов. Второй управляющий рход 25 распределителя соеди- нен с вторым входом элемента ИЛИ 9 и вторым входом триггера 13. Выход элемента ИЛИ 9 соединен с вторым входом триггера 10. Третий управляющий вход 26 распределителя соединен с пер вым входом триггера 13, выход которого соединен с вторым входом элемента И 7.

Блок 6 коммутации моментов начала импульсов (фиг. 2) содержит группу дешифраторов 29, группу элементов И 30 и группу элементов ИЛИ 31.

Первые входы блока 6 коммутации соединены с входами группы дешифратора 29, Выходы группы дешифраторов 29 соединены с первыми входами группы элементов И 30. Вторые входы блока 6 коммутации соединены с вторыми входами группы элементов И 30, выходы которых соединены с входами группы эле- ментов ИЛИ 31. Выходы группы элементов ИЛИ 31 соединены с выходами блока 6 коммутации.

Распределитель импульсов может работать в двух режимах: однопрограм- мном и мультипрограммнсэм. В блоке 3 памяти может храниться несколько программ.

В однопрограммном режиме работы адрес выполняемой программы с входа 23 распределителя заносится в счетчик 1 адреса. С входа 26 поступает на вход триггера 13 сигнал, который переводит триггер 13 в единичное состоя

0 5 0 5 О

с

0 д

0

5

054

ние. Данный триггер выполняет роль триггера режима.

Начало работы распределителя начинается путем подачи импульса с входа 24 на вход триггера 10, Триггер 10 переходит в единичное состояние и разрешает формирование с выходов генератора 11 тактовых импульсов. Так как группа счетчиков 15 находится в нулевом состоянии, то на выходах группы

элементов ИЛИ 16 имеется сигнал логи- .

ческого нуля, который, проходя через элемент ИЛИ 17 и элемент FIE 18, разрешает прохождение через элемент И 12 тактового импульса с первого выхода генератора 11 тактовьсх импульсов . Этот импульс поступает на синхронизирующий вход дешифратора 2 адреса и разрешает выборку информации из блока 3 памяти по адресу, записанному в счетчике 1 адреса. Этбт импульс через элемент 8 задержки поступает на вход элемента И 7, который нулевым потенциалом, с триггера 13 закрьп . Поз;тому увеличение адреса на счетч:и- ке 1 адреса не происходит. Информация, выбранная из блока 3 памяти по импульсу, задержанному на элементе 8 задержки и поступающему на синхронизирующие входы регистров 4 и 5, заносится в эти регистры.

После считывания информации из блока 3 памяти в регистры 4 и 5 открывается элемент И 19, и импульсы с генератора 11 с частотой, определяемой длительностью микротакта, заполняют счетчик 21. Импульсы с выходов дешифратора 22 определяют послед довательность микротактов и производят опрос полей регистра 5, в которых хранятся коды импульсов. При совпадении кода микротакта с выхода дешифратора 22 с кодом начала импульса на соответствующем выходе группы элементов ИЛИ 31 блока 6 коммутации появляется сигнал начала импульсов. Сигнал начала импульсов в определенном мик- ротакте с выхода блока 6 коммутации открьшает группу элементов И 14, через которые из полей регистра 4 переписываются в счетчики 15 коды длин импульсов, начавшихся в Данном микротакте. В результате на соответствующих вькодах 27 распределителя появляется выходная последовательность импульсов.

Изменение нулевого состояния определенных счетчиков 15 приводит к появлению сигналов на соответствующих выходах группы элементов ИЛИ 16, которые поступают на элемент ИЛИ 17. Сигнал о начале выполнения импульс- ной последовательности поступает на элемент И 20 и одновременно запрещает через элемент НЕ 18 формирование очередной импульсной последовательности до вьшолнения предыдущей. С на- чалом вьтолнения импульсной последовательности открывается элемент И 20, и через группу элементов И 28 на вычитающие входы счетчиков 15 поступают сигналы с генератора 11 импуль- сов и изменяют состояние кодов соответствующих счетчиков 15 по мере изменения номера микротакта. Импульсы на выходах 27 распределителя вьщаются до обнуления соответствующего счет- чика.

После обнуления всех счетчиков сигнал на выходе элемента ИЛИ 17 равен нулю, а на выходе элемента НЕ 18 появляется сигнал, который через

элемент И 12 разрешает считывание информации из блока 3 памяти по адресу, вьщанному из счетчика 1 адреса. В данном случае считывается информация по предьщущему адресу, и программа вьщачи импульсной последовательности повторяется аналогично рассмотренному.

При необходимости закончить вьщачу импульсных последовательностей с входа 25 на вход триггера 10 через элемент ИЛИ 9 поступает сигнал, который запрещает вьщачу тактовых импульсов ,с выходов генератора 11, На этом работа распределителя в однопрограммном режиме заканчивается.

В мультипрограммном режиме так же как и в однопрограммном работа распределителя начинается путем подачи на вход 23 начального адреса про-. граммы.

Три;ггер 13 находится в нулевом состоянии. При подаче сигнала с входа 24 триггер 10 переходит в единичное состояние. Генератор 11 тактовых импульсов формирует адрес, который через элемент И 12 производит выборку информации из блока 3 памяти первой импульсной последовательности, заданной по адресу, хранимому в счетчике 1 адреса. Одновременно с выборкой информации о первой импульсной последовательности выбранной программы импульс через элемент 8 задержки и

г 0 5 0

5

Q

5

элемент И 7 увеличивает содержимое счетчика адреса на единицу. Далее распределитель функционирует аналогично его работе в однопрограммном режиме. После вьтолнения первой программы (первой последовательности импульсов) сигнал логического нуля с выхода элемента ИЛИ 17 через элемент НЕ 18 разрешает по очередному тактовому импульсу с выхода генератора 11 выборку очередной импульсной последовательности. Работа распределителя проходит аналогично до тех пор, пока с управляющего вькода блока 3 памяти не поступит метка окончания программы. По ЭТОЙ метке происходит обнуление триггера 10, счетчика 1 адреса, счетчика 21, регистров 4 и 5 и распределитель готов к продолжению работы в однопрограммном либо в мультипрограммном режиме.

Таким образом, предложенный распределитель обладает более широкими функциональными возможностями, и, следовательно, более широкой областью применения чем известный за счет формирования разлиньк длин импульсных последовательностей, формирования импульсных последовательностей с перекрытием и простоты модификации программь:.

Формула изобретения

Распределитель импульсов, содержащий первый триггер, единичный вход которого соединен с первым управляющим входом распределителя, а прямой выход - с входом генератора тактовых импульсов, первый выход которого соединен с первым входом первого элемента И, выход которого через элемент задержки соединен с первым входом второго элемента И и с первым управляющим входом первого регистра, а нулевой вход первого триггера соединен с выходом первого элемента ИЛИ, первый вход которого подключен к второму управляющему входу распределителя, а второй выход генератора тактовых импульсов - к пе{эвому входу третьего элемента И, вькод которого соединен с первым входом четвертого элемента И, отличающийся тем, что, с целью расширения функциональных возможностей, дополнительно введены счетчик адреса, дешифратор адреса, блок памяти, второй регистр, блок

коммутации моментов начала импульсов две группы элементов И, группа счетчиков, группа элементов ИЛИ, второй триггер, второй элемент ИЛИ, элемент НЕ, счетчик импульсов и дешифратор, причем шина входных сигналов распределителя соединена с первым входом счетчика адреса, выход которого подключен к первому входу дешифрато- ра адреса, выход которого подключен к входу блока памяти, а второй вход счетчика адреса соединен с выходом второго элемента И, второй вход которого соединен с инверсным выходом второго триггера, единичный вход которого подключен к третьему управляющему входу распределителя, нулевой вход - к второму управляющему входу распределителя, а второй вход деши- фратора адреса подключен к выходу первого элемента И, информационные выходы блока памяти соединены с информационными входами первого и второго регистров соответственно, а первый и второй управляющие входы второго регистра подключены к первому и второму управляющим входам первого регистра соответственно, причем управляющий выход блока памяти соединен с вторыми управляющими входами регистров, выходы первого регистра подключены к первым входам первой группы элементов И, вторые выходы которых соединены с выходами блока коммутации моментов начала импульсов, информационные входы которого соединены с выходами второго регистра, а выходы первой.группы элементов И подключены к первым входам группы счетчиков, выходы которых подключены к входам группы элементов ИЛИ, вторые входы группы счетчиков подключены к выходам второй группы элементов И, первые входы которых соединены с выходом , четвертого элемента И, а вторые входы - с выходами группы элементов ИЛИ, соединенными также с выходными шинами распределителя и с входами второго элемента ИЛИ, выход которого подключен к второму четвертого элемента И, а также через элемент НЕ подключены к второму входу первого элемента И, первый вход четвертого элемента И соединен с входом счетчика импульсов, выходы которого подключены к входу дешифратора, выходы которого подключены к управляющим входам блока коммутации моментов начала импульсов, а выход последнего разряда второго регистра подключен к второму входу третьего элемента И.