Корреляционный дискриминатор времени задержки Советский патент 1988 года по МПК G06F15/336 

15

20

1 1413643

Изобретение относится к вычисли- тельной технике и может быть исполь- зовано в специализированных устройствах обработки М-последовательностей, напримерS в навигационных приемниках, 5 радиоастрономических устройствах, в цифровых обнаружителях и цр.

Цель изобретения - повышение точности и расширение функциональных возможностей за счет определения мгновенной задер:|;ки при изменении относительной задержки со скоростью, соизмеримой с быстродействием дискриминатора.

На чертеже приведена структурная схема дискриминатора.

Дискриминатор содержит первый 1 и второй 2 регистры сдвига, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 3.1-З.п, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4 элементы 5-8, мно- говходовый элемент И 9, элемент ИЛИ 10, первьш 11 и второй 12 триггеры первый 13 и второй 14 счетчики и формирователь 15 и шульса.

Дискриминатор работает следующим образом.

На первый вход X(t) подают М-после- довательность, опережающую аналогичную последовательность на входе Y(t), Момент времени, в которьш вь числяет-- ся относительная задержка,, определяется моментом поступления на вход запуска дискриминатора управляющего импульса, по переднему фронту которого обнуляется счетчик 14 и перебрасывается в единичное состояние триггер 12, в результате опрокидывания послед него на втором входе элемента И 5 станавливается высокий уровень и в егистр 2 последовательно заносятся сследуемые биты с входа y(t), то же самое происходит и в регистре 1 вслед™ твие подачи на его тактовый вход инхроимпульсов с выхода элемента И 6, Одновременно счетчиком 13 ведется чет синхроимпульсов, подаваемых на актовый вход регистра 1, используеых для записи N битов входного сиг25

30

35

40

45

хо си эт со ве за Nисва ра но че по си те 2,

Та на по ге ра фр те го вы Мравре ген фра счи тер отр ет иде смо сте на фор дли обн 13 три сче пос его код вен рый го

нала, в связи с чем после появления N-ro синхроимпульса на выходе переполнения счетчика 13 появляется поло жительный перепад напряжений, который возвращает в нулевое состояние триггер 12 и соответственно останавлива ет доступ и сдвиг инфopмaцJiи в регистре 1, переводя его таким образом в режим хранения. Одновременно на прямом выходе триггера. 1 устанавливается высокий уровеньJ разрешая про

хождение на счетный вход счетчика 14 синхроимпульсов, которые на данном этапе выполняют роль счетных импульсов. Счетчик 14 начинает отрабатывать величину мгновенной относительной задержки. Поскольку триггер 12 после Nro синхроимпульса возвратился в исходное состояние, на вход последовательного заноса информации регистра 2 вместо символов М-последователь- ности с выхода,Y(t) начинает поступать через элементы И 7 и ИЛИ 10 результат поразрядного сложения по модулю два символов псевдослучайной последовательности, у7ке записанной в регистр 2, который непрерывно тактируется.

0

5

0

5

0

5

0

Таким образом, регистр 2 схватьшается на некоторое время обратной связью, позволяющей рассматривать его как генератор М-последовательности с об- разую:{цим полиномом, определенным как фрагмент псевдослучайной последовательности за N тактов. Следствием этого является повторение на разрядных выходах регистра 2 того фрагмента Мпоследовательности, которьш бьш ранее записан в регистр 2. Причем время, необходимое синтезированному генератору для повторения искомого фрагмента по всей длине регистра, отсчитывается счетчиком 14, а конец интервала отсчета, т.е. прекращение отработки искомого времени, поступает при побитной по длине N разрядов идентификации символов записанной и смоделированной М-последовательно - стей., Появившийся скачок напряжения на выходе элемента И 9 преобразуется формирователем 15 импульса в импульс, длительность которого достаточна для обнуления регистров 1 и 2, счетчика 13 и перевода в нулевое состояние триггера 12, в результате чего на счетный вход счетчика 14 прекращается поступление синхроимпульсов, и на его разрядных выходах фиксируется код, определяющий искомое время мгно венной относительной задержки, который обнуляется с приходом следующего импульса запуска.

Формула изобретения

Корреляционный дискриминатор времени задержки, содержащий первый и второй регистры сдвига, группу элементов ИСКЛЮЧАМЦЕЕ ИЛИ-НЕ, четыре элемента И, причем информационный вход первого регистра сдвига являет3 - 14136434.

ся первым информационным входом дис- вого регистра сдвига и со счеткьтм криминатора, тактовый вход второго входом первого счетчика выход перво- регистра сдвига является тактовым - го элемента И соединен с первым вхо- входом дискриминатора, разрядные вы- дом элемента ИЛИ, выход которого ходы первого и второго регистров сдви- соединен с информационным входом вто- га соединены соответственно с первы- рого регистра сдвига, второй вход ми и вторыми входами соответствующих элемента ИЛИ соединен с выходом тре- элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ группы, тьего элемента И, первый вход которо- отличающийся тем, что, -Q го соединен с инверсным выходом вто- с целью увеличения точности, в него рого триггера, вход установки в введены элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, эле- которого соединен с входом установки мент ИЛИ, многовходовый элемент И, в О второго счетчика и является два триггера, два счетчика, формиро- входом запуска дискриминатора, счет- ватель импульса, причем выходы эле- . ньй вход второго счетчика соединен ментов ИСКЛЮЧАЮЩЕЕ ИЖ-НЕ группы сое- с выходом четвертого элемента И, пер- динены с соответствующими входами вый вход которого соединен с прямым 1ноговходового элемента И, выход ко- выходом первого триггера, второй вход торого соединен с входом формировате- четвертого элемента И соединен с так- ля импульса, выход которого соединен -. товым входом дискриминатора, выход с входами установки в О первого и переполнения первого счетчика соеди- второго регистров сдвига, первого иен с входом установки в О второго счетчика, первого триггера, первый триггера и входом установки в 1 вход первого элемента И является вто- первого триггера, второй вход третье- рым информационным входом дискримина- jc ° элемента И соединен с выходом эле- тора, второй вход первого элемента мента ИСКЛЮЧАЩЕЕ ИЛИ, первый и вто- И соединен с прямым выходом второго рой входы которого соединены с соот- триггера и первым входом второго эле- ветствующими выходами старпаос разря- мента И, второй вход которого соеди- дов второго регистра сдвига, разряд- нен с тактовым входом второго реги- ные выходы второго счетчика являются стра сдвига, а выход второго элемен- выходом кода задержки дискриминатора, та И соединен с тактовым входом пер