Устройство тактовой синхронизации Советский патент 1984 года по МПК H04L7/02 H04L7/08 

Изобретение относится к технике передачи дискретных сообщений и может быть использовано для обеспечения тактовой синхронизации приемной части аппаратуры.

Известно устройство тактовой сиихронизации, содержащее последовательно соединенные генератор импульсов, Йлок управленйя,делитель частоты и последовательно соединенные формирователь синхроимпульсов и фазовый дискриминатор, другой вход которого соединен с выходом делителя частоты, а также блок усреднения, выходы которого подключены к другим входам блока управления, и дешифратор, входы которого соединены с другими выходами делителя частоты, блок защиты сигнала от дроблений, соответствующи входы которого соединены с выходами фазового дискриминатора и дешифратора, а выходы - с входами блока усреднения l .

Однако устройство тактовой синхронизации имеет невысокую точность синхронизации и достаточно большое время фазирования, так как дпя повышения точности синхронизации коэффициент усреднения выбирается достаточно большим, что приводит к увеличению времени вхождения в фазу.

Наиболее близким техническим реше нием к изобретению является устройство тактовой синхронизации, содержащее последовательно соединенные на входе формирователь синхроимпульса, фазовый детектор к блок защиты сигнала от дроблений, последовательно соединенные генератор импульсов, бло управления и делитель частоты, выход которого подсоединен к второму входу фазового детектора, последовательно соединенные блок усреднения и блок выбора коэффициента усреднения, выходы которого подключены к другим входам блока управления, последовательно соединенные первый счетчик и блок сравнения, к другим входам которого подключены выходы второго счетчика, к входам которого подключены выходы блока защиты сигнала от дроблений, к дополнительному входу которого подключен первый выход дешифратора, второй выход которого подсоединен к дополнительному входу второго счетчика, дополнительному входу блока сравнения и первому входу первого с-четчика, К другим входам которого подключены выходы фазового дискриминатора, выходы блока сравнения под.соединены к другим входам блока выбора коэффициента усреднения, а соответствующие выходы делителя частоты подключены ко входам дешифратора н.

Однако известное устройство тактовой синхронизации имеет невысокую точность синхронизации и достаточно

большое время фазирования, так KaiC при большом уровне помех устанавливается максимальный коэффициент усреднения корректирующих импульсов, при этом время фазирования увеличивается и уменьшается точность синхронизации ,

Цель изобретения - повышение точности синхронизации и уменьшение времени вхождения в синхронизм при большом уровне помех.

Поставленная цель достигается тем IjTO в устройства тактовой синхронизции, содержащее последовательно соединенные на входе формирователь синхроимпульса, фазовый детектор и блок защиты сигнала от дроблений, последовательно соединенные генератор импульсов, блок управления и делитель частоты, выход которого под-соединен ко второму входу фазового детектора, введены последовательно соединенные блок памяти, блок временной селекции и элемент ИЛИ, к второму входу которого подключен второй выход блока временной селекции, первый и третий выходы которого подсоединены к второму и третьему входа блока управления соответственно, к четвертому входу которого подключен второй выход генератора импульсов, первый и второй выходы которого подсоединены к первому и второму входам 6jfbKa памяти соответственно, к третьму входу которого подключен выход элемента ИЛИ, к четвертому, пятому и шестому входам блока памяти подключены первый, второй, и третий выходы блока з Ш1иты сигнала от дроблений соответственно, третий вход которого объединен с вторым входом блока временной селекции и подключен к выходу формирователя синхроимпульсов, дополнительный выход которого Подсоединен к третьему входу блока временной селекции, к четвертому входу которого подключен второй выход генератора импульсов, а к пятому и шестому входам подключены четвертый и пятый выходы блока защиты сигнала от дроблений соответственно, к четвертому входу которого подключен четвертый выход блока временной селекции, выход делителя частоты подсоединен к пятому входу блока защиты сигнала от дроблений, шестой и седьмой выходы которого подсоединены к третьему и четвертому входам фазового дискриминатора соответственно.

На фиг. 1 представлена структурно-электрическая схема устройства тактовой (Синхронизации; на фиг. 2 структурно-электрическая схема блока памяти; на фиг. 3 - структурно-электрическая схема блока защиты сигнала от дроблений; на фиг. 4а, б - структурно-электрическая схема блоха времфнной селекции; на фиг. 5 - структурно-электрическая схема блока управления; на фиг, б - структурно-эле трическая схема фазового дискриминатора. Устройство тактовой синхронизации содержит формирователь 1 синхроимпульсов, фазовый дискриминатор 2 блок 3 памяти, блок 4 временной селекции, элемент ИЛИ 5, блок 6 защиты сигнала от дроблений, делитель 7 частоты, блок 8 управления и генератор 9 импульсов. Блок 3 памяти содержит элемент ИЛИ 10, элементы И 11-13, элементы ИЛИ-НЕ 14-16, элемент И-НЕ 17, триггер 18, элемент И-НЕ 19, элементы И 20, 21, триггер 22, формирователь 23 импульса, элемент И-НЕ 24, форми рователь 25 импульса, элемент ИЛИ-НЕ 26, триггер 27. Блок 6 защиты сигнала от дроблений содержит формирователь 28 импул са, элемент НЕ 29, элементы И-НЕ 30 и 31, элементы НЕ 32 и 33, формирователь 34 импульса, триггеры 35-38, элемент ИЛИ 39, формирователь 40 и 41 импульса. Блок временной селекции 4 содержит элемент И-НЕ 42, элемент ИЛИ-НЕ 43, элемент И-НЕ 44, т-разрядный регистр сдвига 45, n+1-разрядный регистр 46 сдвига, линии связи 47-49 2п+3-разрядный регистр 50 сдвига, элемент ИЛИ 51, элементы И-НЕ 52 и 53, триггер 54, элемент И-Ч1Е 55, элемент И 56, элемент ИЛИ 57, триггеры 58 и 59, элемент ИЛИ 60, элементы И-НЕ 61-63, элементы ИЛИ-НЕ 64 и 65, 2п+1-разрядный регистр 66 сдвига, n+1-разрядный регистр 67 сдвига, 3-разрядный регистр 68 сдвига, линия 69 связи, элемент И-НЕ 70 элемент И 71, элемент 72, элементы И 73 и 74, элемент ИЛИ 75, линии 76-82 связи, А(5)-жгут линий связи, элемент И-НЕ 83, n+1-разрядный регистр 84 сдвига, 2п+1-разрядный регистр 85 сдвига, элемент Й-НЕ 86, 2п+3-разрядный регистр 87 сдвига элементы ИЛИ 88 и 89, триггер 90, элемент И-НЕ 91, элемент И 92, элемент ИЛИ-НЕ 93, элемент И-НЕ 94, эле мент И 95, элемент ИЛИ 96, элемент НЕ 97, элемент И-НЕ 98, элемент НЕ 99, триггер 100, А(4)-жгут линий св зи. Блок управления 8 содержит элемен ты И 101 и 102, элемент ИЛИ 103. Фазовый дискриминатор 2 содержит элемент И-НЕ 104, формирователь 105 импульса, элемент И-НЕ 106. Устройство сактовой синхронизации работает следующим образом. Исходное состояние всех элементо памяти устройства тактовой синхрони зации Нулевое. Элементы И-НЕ 104, И-НЕ 106 фазового дискриминато ра 2 открыты для прохождения коротких импульсов с выходов формирователя 1 синхроимпульсов единицами, поступающими на их входы с инверсных выходов триггеров 36 и 37 блока 6 защиты сигнала от дроблений соответственно, а элементы И-НЕ 42, И-НЕ 83 блока 4 временной селекции - единицей , поступающей с выхода элемента ИЛИ-НЕ 43, на входы которого поступают нули с прямых выходов триггеров 58 и 59 блока 4. В режиме отставания с выхода формирователя 1-синхроимпульсов короткий импульс, соответствующий переднему фронту синхроимпульса, поступает через открытый элемент И-НЕ 42 блока 4 на вход 2п+3-разрядного регистра 50 сдвига и. записывается в его первом разряде, а также через открытый элемент И-НЕ 104 фазового дискриминатора 2 поступает на информационные входы триггеров 35 к 36 блока 6 и переводит их в единичное состояние. При этом где ,„ - частота тактовых импульсов на выходе генератора импульсов 9; К - коэффициент деления делителя;В - скорость модуляции, Длина регистра сдвига 2п+3-разряда 50 выбирается с целью учета синхроимпульсов, приходящих на вход устройства тактовой синхронизации с фазой, искаженной на t1%. Если частота импульсов на выходе генератора 2К-В, то В- , импульсов 9 f тогда период следования тактовых импульсов на выходе делителя частоты 7, равный периоду аг.едования синхроимпульсов, передаваемых в канал связи, т.п., и при склажности Q-2 длительность тактового импульса на выходе делителя частоты 7 Тогда искажение длительности импульса на il% при к - 100, йС t TTH . А так как смещение фазы у двух следующих друг за другом синхроимпульсов может быть в противоположных направлениях, то заданным считается период следования синхроимпульсов, отличающийся от номинашьного до ±2%. Единица с прямого выхода триггера 35 поступает на вход элемента И-НЕ 52 блока 4, ас прямого выхода триггера 36 через элемент ИЛИ 10 блока памяти 3 на входы элементов И-НЕ 17, И-НЕ 19, И-НЕ 24. На другие входы этих элементов И-НЕ поступают тактовые импульсы с выхода генератора 9 имЕдиница продвигается пульсов , в нем до тех пор, пока триггер 36 находится в единичном состоянииi Сброс триггера 36 производится импульсом, соответствующим переднему фронту тактового импульса, поступаю щего с выхода делителя 7 частоты.на вход формирователя 34 импульса блока 6 . Сброс элементов памяти блока 3 производится по заднему фронту так тового импульса, поступающего с выхода делителя частоты 7 через элемент НЕ 29 блока 6 на вход формирователя 28 импульса сброса, с выхода которого ксфоткий единичный импульс поступает на один вход элемента И-НЕ 31, на другой вход которого единица с инверсного поступает выходу триггера 100 блока 4, Триггеры 58 и 100 устанавливаются в единичное состояние импульсом, поступающим с выхода элемента ИЛИ 75 блока 4 на один иэ входов открытого элемента И-НЕ 52 и на вход эле.мента НЕ 97 соответственно. При этом сброс элементов памяти блока 3 не производится, так как с инверсного выхода триггера 100 на вход элемента И-НЕ 31 поступает .ноль запирающий его Единица с прямого выхода триггера 58 поступает на один из входов Элемента И 101 блока 8 управления и .через элемент ИЛИ 5 устройства так товой синхронизации на один из входо элемента И 11 блока 3 j на другой вход которого поступают с выхода генератора 9 импульсов тактовые импульсы, сдвинутые на относительно основных тактовых импульсов. Этими тактовыми импульсами производится считывание величины фазы, записанной в блоке 3 Одновременно на входы элемента ИЛИ 103 блока 8 управления поступают так товые импульсы, сдвинутые друг относительно друга на f через элементы И 101 и 102, открытые гго другим входам единицами, поступающими с прямого выхода триггера 58 и инверсного выхода триггера 59 соответствен но, С выхода элемента ИЛИ 103 послед вательность импульсов поступает на вход делителя частоты 7 и сдвигает фазу тактовых импульсов на его выхо де на требуемую величину в сторону опережения. При установке в нулесостояние последнего из записанных в блоке 3 разрядов, на выходе, элемента ИЛИ-НЕ 26 формирует ся импульс сброса, устанавливающий триггеры 58, 59i/ 100 блока 4 в исход ное состояние. Аналогично устройство тактовой синхронизации работает в режиме опережения. При этом импульс, соответствующий переднему фронту тактового импульса на выходе делителя 7 частоты, поступает на вход формирователя 105 импульса фазового дискриминатора 2, с выхода которого импульс поступа ет через элемент И-НЕ 106, открытый по другому входу единицей , поступающей с инверсного выхода триггера 36, на вход триггера 37 блока 6 и переводит его в единичное состояние. С инверсного выхода триггера 37 триггер 38 переводится также в единичное сост.ояние. При появлении импульса на выходе элемента ИЛИ 75 триггер 59 переводится в единичное состояние, С прямого выхода этого триггера 59 единица поступает через элемент ИЛИ 5 устройства тактовой синхронизации на один из входов элемента И 11, ас инверсного выхода поступает на вход элемента И 102, запрещая прохождение основных тактовых импульсов на вход элемента ИЛИ 103. При этом тактовые, импульсы на вход делителя частоты 7 не поступают, а на выходе делителя частоты 7 фаза тактовых импульсов подстраивается в сторону отставания. Сброс триггера 37 производится коротким импульсом, соответствующим переднему фронту синхроимпульса, а сброс триггера 38 производится по переднему фронту тактового импуль- . са, поступающего с выхода делителя частоты 7. Блок 4 временной селекции работает следующим образом. I Короткий импульс, соответствующий переднему фронту синхроимпульса, поступает с выхода формирователя 1 синхроимпульса через открытый элемент И-НЕ 42 на вход (2п+3)-разрядного регистра сдвига 50 и продвига-. ется в нем тактовыми импульсами. Выходы 1-го, 2-го, 3-го разрядов (2п+ 3)-разрядного регистра сдвига 50 подключены к входам элемента ИЛИ 51, выходы п-го, П+1-ГО,П+2-ГО разрядов ко входам элемента ИЛИ 57, выходы 2п-Ы-го, 2П+2-ГО, 2П+3-ГО разрядов к входам элемента ИЛИ 60. При одновременном появлении импульсов на выходе 2П+1-ГО разряда регистра сдвига 50 и выходе элемента ИЛИ 57, а это происходит, если на вход (2п+3)разрядного регистра 50 сдвига поступает с выхода формирователя 1 синхроимпульсов подряд два коротких импульса, соответствующих передним фронтам синхроимпульсов, период следования которых равен периоду следования синхроимпульсов передатчика или отличается от него на 2% (заданный период следования), импульс с выхода элемента И-НЕ 63 записывается в первом разряде 2п+1-разрядного регистра сдвига 66 ив первом разряде т-разрядного регистра сдвига 45. При этом m /trH где tfH - длительность тактового импульса на выходе генератора 9 импульсов. При одновременном пoявJ eнии импульсов на выходах 1-го, п+1го, 2П+1.-ГО разрядов регистра сдви- f га 66, на выходе элемента И 71 появ-,/ ляется импульс, поступающий через эле мент ИЛИ 75 на входы элементов И-НЕ 52, И-НЕ 53, на вход элемента НЕ 97. Если при появлении импульса на выходе П+1-ГО разряда или при одновременном появлений импульсов на выходах П+1-ГО, 2пг -1-го разрядов {2п+1)-разрядного регистра сдвига 66 на инверсном выходе его 1-го разряда присутствует единица, импульс с выхода элемента И-НЕ 70 записывается в его 2-й разряд и циркулирует в нем до одновременного появления импульсов на выходах 1-го, п+1-го,. 2п-1го разрядов (2п+1)-разрядного регист ра 66 сдвига. При одновременном появлении импульсов на выходах элементов ИЛИ 51, ИЛИ 57, ИЛИ 60, а это происходит если на вход (2п+3)-разрядного регистра 50 сдвига поступает с выхода формирователя синхроимпульсов под ряд три коротких импульса с заданным периодом следования, триггер 54 устанавливается в единичное состоя ние, и импульс с выхода элемента И-НЕ 44 записывается в первом разряде п+1разрядного реги.стра 46 сдвига. При одновременном появлении импульсов на выходах 1-го и n+1-rb разрядов (п+1)-разрядного регистра 46 сдвига, на выходе элемента ИЛИ 75 появляется импульс. Это произойдет , если на вход (2п+3)-разрядного регистра 50 . сдвига поступает подряд шесть синхро импульсов с зёщанным периодом- следования. Если при появлении импульса на выходе п+1-го разряда (п+1)-разряд ного регистра 46 сдвига на инверсном выходе его первого разряда присутствует единица, то импульс с выхода элемента И-НЕ 55 записывается во 2-й разряд (п+1)-разрядного регистЬа 46 сдвига, и циркулирует в нем до одновременного появления импульсов н выходах 1-го и п+1-го разрядов. С выхода т-го разряда п -разря дного регистра 45 сдвига импульс поступает на входы элементов И-НЕ 61, И-НЕ 62, Если в это время на входе элемента И-НЕ 62 присутствует импульс, поступающий с выхода элемента НЕ 99, а на входе элемента И-НЕ 61 присутствует единица, то импульс с выхода гаразрядного регистра 45 сдвига записывается в первые разряды 3-разрядного регистра 68 сдвига и n+1-разрядного регистра 67 сдвига. Импульс на выходе элемента И-НЕ 98 появляется при одновременном появлении импульсов на выходе элемента ИЛИ 89 и на выходе 2П+1-ГО разряда (2п+3)-разрядного регистра 87 сдвига. В первом разряде 2п+3-разрядного регистра 87 сдвига записываются импульсы, поступающие с дополнительного выхода формирователя 1 синхроимпульсов и соответствующие задним фронтам синхроимпульсов. При одновременном появлении импульсов на выходах 1-го и п+1-го разрядов (п+1)-разрядного регистра 67 сдвига на выходе элемента ИЛИ 75 появляется импульс- Если при появлении импульса на выходе п+1-го разряда (п+1) разрядного регистра 67 сдвига на инверсном выходе его 1-го разряда присутствует единица,импульс с выхода элемента И-НЕ 72 записывается во 2-й разряд и циркулирует в нем. С выхода З-го разряда 3-раэрядного регистра 68 сдвига импульс поступает на вход элемента И 74. Если это время на другом его входе присутствует единица, поступающая с выхода.. триггера 90, на выходе элемента ИЛИ 75 появляется импульс. Единица на выходе триггера 90 появляется в том случае если на выходах элементов ИЛИ 83, 89, 96 одновременно появляются импульсы. Импульс с выхода элемента И-НЕ 98 записывается в первый разряд 2п+1-разрядного регистра 85 сдвига, а импульс с выхода элемента И-НЕ 86 в первый разряд п+1разрядного регистра 84 сдвига. В исходное состояние триггер 54 устанавливается с выхода 2-го разряда 3-разрядного регистра 68 сдвига, а также с прямых выходов триггеров 58 и 59, а триггер 90 - с выхода 4го разряда (п+1)-разрядного регистра 84 сдвига, а также с прямых выходов триггера 58 и 59, Технико-экономическая эффективность устройства тактовой синхронизации заключается в сокращении времени фазирования и повышении точности синхронизации за счет подстройки фазы по синхроимпульсам, фаза которых искгикена на i 1% ,

1. , UTL г-,1н

JjRlhClM

э

УСТРОЙСТВО ТАКТОВОЙ СИНХРО НИЗАЦИИ, содержащее последовательно соединенные на входе формирователь синхроимпульса, фазовый детектор и блок защиты сигнала от дроблений, последовательно соединенные генератор импульсов, блок управления и де- литель частоты, выход которого подсоединен к второму входу фазового детектора, отличающееся тем, что, с целью повышения точности синхронизации и уменьшения времени вхождения в синхронизм при большом уровне помех, в него введены последовательно соединенные блок памяти , блок временной селекции и .элемент ИЛИ, к второму входу которого подключен второй выход блока временной селекции, первый и третий выходу которого подсоединены к второму и третьему входам блока управления соответственно, к четвертому входу которого подключен второй выход генератора импульсов, первый и второй выходы которого подсоединены к первому и второму входам блока памяти соответственно, к третьему входу которого подключен выход элемента ИЛИ, к четвертому, пятому и шестому входам блока памяти подключены первый, второй, третий выходы блока защиты сигнала от дроблений соответственно, третий вход которого о.бъединен о вторым входом блока врелюнной селекции и подключен к выходу формирователя синхроимпульсов, дополнительный выход которого подсоединен к третьему входу блока временной селекции, к четвертому входу которого подключен О) второй выход генератора импулг со в а к пятому и шестому входам подклюс чены четвертый и пятый выходы блока защиты сигнала от дроблений .соответственно, к четвертому входу которого подключен четвертый выход блока временной селекции, выход делителя частоты подсоединен к пятому входу блока зёцциты сигнала от дроблений, шесX) той и седьмой выходы которого под:о 4; соединены к третьему и четвертому входам фазового дискриминатора соответственно. о :о

л-j

}

0

и

п

A(S)

Фиг.а

Фиг.6

r

V3

Фиг.$