Преобразователь постоянного напряжения в многоступенчатое квазисинусоидальное Советский патент 1988 года по МПК H02M7/48 

Изобретение относится к электротехнике, в частности к преобразователям постоянного напряжения в переменное с квазисинусоидальной или ступенчато-синусоидальной формой, и может быть использовано в установках гарантированного питания потребителей переменного тока, системах автономного электроснабжения, высокоточном электроприводе.

Цель изобретения - повьппение надежности работы преобразователя постоянного напряжения в квазисинусоидальное ,

На фиг. 1 приведена функциональная схема преобразователя с тремя силовыми ячейками; на фиг. 2 - функциональная схема блока формирования программных сигналов; на фиг. 3 и А блоки управления силовыми ячейками/ на фиг. 5-6 - функциональные схемы силовых ячеек,- на фиг. 7 - силовая часть преобразователя, состоящая из трех силовых ячеек; на фиг. 8 - табл ца переключений ключей, на фиг. 9 - временные диаграммы работы ключей.

В состав преобразователя (фиг. 1) входят блок 1 формирования программных сигналов, аналого-цифровой преобразователь 2, блок 3 сравнения кодов, две двухвходовые схемы 4 и 5 совпадения, реверсивньш счетчик 6, блоки 7-9 управления ячейками, силовые преобразовательные ячейки 10-12, а также источник 13 постоянного тока

Блок 1 формирования программных сигналов имеет выход кода программной синусоиды, выход тактовых импульсов, выход нулевого сигнала, выход управления полярностью, аналого-цифровой преобразователь 2 входом подключен к выходу преобразователя, блок 3 сравнения кодов первым кодовым входом подключен к выходу аналого-цифрового преобразователя 2, вторым кодовым входом подключен к выходу кода программной синусоиды блока 1, выходом приоритета числа на перврм входе подключен к первому вхо

10

15

0

5

5

0

5

0

(К) подключены к соответствующим разрядам кодового выхода реверсивного счетчика 6, а выходами, число которых равно числу ключей в силовых ячейках 10-12, подключены к управляющим входам соответствующих ключей силовых ячеек 10-12, выход тактовых импульсов блока 1 подключен к вторым входам схем 4 и 5 совпадения, выход нулевого сигнала блока 1 подключен к обнуляющему входу (R) реверсивного счетчика 6, силовые ячейки 10-12 силовыми входами подсоединяются к источнику 13 постоянного тока, а их силовые выходы соединены последовательно и образуют выход преобразователя в целом.

Преобразователь работает следующим образом.

На выходе кода программной синусоиды блока 1 (фиг. 1) формируется код X, значение которого в каждый момент времени пропорционально мгновенному значению программной ступенчато- аппроксимированной синусоиды. Код X непрерывно поступает на второй вход блока 3 сравнения кодов на первый вход которого непрерывно поступает с выхода АЦП 2 код у, значение которого в каждый момент времени пропорционально мгновенному значению напряжения на выходе преобразователя.

Коды X и у непрерывно сравнивают в блоке 3 сравнения кодов. Если , т.е. напряжение на выходе преобразователя меньше программного значения, то с выхода приоритета числа на втором входе блока 3 сравнения кодов разрешающий сигнал (х у, на фиг. 1) поступает на первый вход второй схемы 5 совпадения, при этом тактовые импульсы с выхода тактовых импульсов блока 1 начинают поступать на суммирующий вход реверсивного счетчика 6. В реверсивном счетчике 6 начинается суммирование тактовых импульсов, значение кода на выходе реверсивного счетчика 6 возрастает, в блоках 7-9 управлениях ячейками формиру

Изобретение относится к электротехнике, точнее к преобразователям постоянного напряжения в переменное с квазисинусоидальной или ступенчато- синусоидальной формой выходного напряжения. Цель - повысить надежность работы преобразователя, т.е. исключить возможность сбоев и аварийных ситуаций в работе преобразователя при f скачкообразном изменении напряжения 1 на выходе преобразователя. Для этого в преобразователь введены блок 1 формирования программных сигналов, имеющий выход кода программной синусоиды, выход тактовых импульсов, выход нулевого сигнала, выход управления полярностью, аналого-цифровой преобразователь 2, блок 3 сравнения кодов, имеющий для кодовых входа, выход приоритета числа на первом входе, выход приоритета числа на втором входе, две схема 4 и 5 совпадения, М блоков 7-9 управления ячейками. При появлении сигнала об отклонении выходного напряжения от программного значения на соответствующий вход (суммирующий или вычитающий) реверсивного счетчика 6 поступают тактовые импульсы и выходное напряжение изменяется дискретно до тех пор, пока рассогласование не будет ликвидировано. 9 ил., 1 табл. (Л ел 00 00 Ф1/Г/ Vtta

ду первой схемы 4 совпадения,выход кото-50 ются цепи включения и выключения серой подключен к вычитающему входу реверсивного счетчика 6,выходом приоритета числа на втором входе - к первому входу второй схемы 5 совпадения, выход которой 1И дк; 1очен к суммирующему входу 55 реверсивного счетчика 6, блоки 7-9 управлении ячейками первыми входами (Р) Поль:. Ю4 .иы к выходу управления полярное гыо блока 1 вторыми входами

ответствующих ключей силовых ячеек 10-12, напряжение на выходе преобразователя возрастает пропорционально возрастающему коду на выходе реверсивного счетчика h до тех пор, пока не достигнет прог1)аммного значения, т.е. пока не станет х-у.

Если в какой-т(1 - (OMLMIT времени напряжение на н..::-:олг 1р(мчбразовато;1я

ются цепи включения и выключения сеответствующих ключей силовых ячеек 10-12, напряжение на выходе преобразователя возрастает пропорционально возрастающему коду на выходе реверсивного счетчика h до тех пор, пока не достигнет прог1)аммного значения, т.е. пока не станет х-у.

Если в какой-т(1 - (OMLMIT времени напряжение на н..::-:олг 1р(мчбразовато;1я

больше программного значения, т.е. у X, тогда разрешающий сигнал с выхода приориета числа на первом входе блока 3 сравнения кодов поступает на первый нход первой схемы 4 совпадения, при этом тактовые импульсы с выхода блока 1 начинают поступать на вычитающий вход реверсивного счетчика 6, происходит уменьшение кода на выходе реверсивного счетчика 6 и пропорционально ему напряжения на выходе преобразователя до тех пор, пока не будет .

Таким образом, выходное напряжение постоянно догоняет программное значение. При этом выполняются задачи формирования требуемой формы выходного напряжения и стабилизации его величины (действующего значения).

Для устранения каких-либо непредвиденных процессов в работе по окончании каждого периода программной синусоиды с выхода нулевого сигнала блока 1 сигнал нулевого значения программной синусоиды поступает на обнуляющий вход (R) реверсивного счетчика 6 и переводит его в состояние 0-0.

На фиг. 2 приведена функциональная схема блока 1 формирования программных сигналов. В состав блока 1 формирования программных сигналов входят задающий генератор 14, выход которого является выходом тактовых импульсов и через делитель 15 частоты подключен к счетному входу счетчика 16, кодовый выход которого подключен к адресному входу программируемого запоминающего устройства 17 (ПЗУ), причем ПЗУ 17 имеет не менее М+1 разрядов выходного кода, где М - число силовых ячеек преобразователя и число разрядов управляющего кода на выходе реверсивного счетчика 6.

Блок 1 работает следующим образом

В исходном состоянии счетчик 16 обнулен. С выхода задающего генератора 14 тактовые импульсы с частотой fjr поступают на выход тактовых импульсов блока 1 и на вход делителя 15 частоты, с выхода которого тактовые импульсы с частотой f о F- /kg, где kg - коэффициент деления, поступают на счетный вход счетчика 16.

Первые М разрядов выходного кода ПЗУ 17 образуют выход кода программной синусоиды. В этих разрядах записывается код, соответствующий программной ступенчато-аппроксимируемой

синусоиде. Разряд (М+1)-и выходного кода ПЗУ 17 образует выход управления полярностью. В этом разряде записан код управления полярностью выходного напряжения - силовых ячеек.

Выход переполнения (+Р) счетчика 16 образует выходнулевого сигнала.

Объем счетчика 16 S 2, где N- число разрядов выходного кода счетчика 16, должен быть равен или не превышать число адресов ПЗУ 17.

В таблице приведены номера адресов ПЗУ 17 и значения записанных в эти адреса значений кодов при условии, что в качестве ПЗУ 17 выбрано ПЗУ объемом , что удовлетворяет рассматриваемой схеме с тремя силовыми ячейками (М 3).

20

25

11родо;1жени таблицы

РЗ

Вариант блока управления ячейкой (фиг. 3) приведен для случая, когда силовая ячейка выполнена по схеме однофазного мостового инвертора на транзисторах с обратными диодами и трансформаторным выходом. Блок состоит из двух, двухвходовых элементов И 18- 19, элемента ИЛИ 20 и одного элемента НЕ 1, имеет два входа К и Р и четы ре выхода, на которых реализуются логические функции: F k-p; Fj k-p

P. 4 PВариант блока управления ячейкой (фиг. 4) приведен дня случая, когда силовая ячейка выполнена по схеме с шунтированием первичной обмотки трансформатора. Блок имеет два входа К и Р и три выхода, на которых реализуются логические функции F, k-p; F; k-p; Fj (k .p)(k-p) k.

Приведенный пример блока состоит из элемента НЕ 22, двух двухвходовых

0

Ь

0

5

5

0

элементов И 23-24, двухвходового элемента И-НЕ 25.

Силовая ячейка (фиг. 5), вь.полне на по мостовой схеме и включает выходной трансформатор 26, обратные диоды 27-30, транзисторные ключи 31-34.

Функции управления транзисторными ключами: для транзисторного ключа 31 F k.p, для транзисторного ключа 32 F2 К -Р, для транзисторного ключа 33 F Р, для транзисторного ключа 34 F.J р.

Силовая ячейка с устройством шунтирования первичной обмотки трансформатора (фиг. 6) включает выходной трансформатор 35 со средней точкой в первичной обмотке, два транзистор- Q ных ключа 36-37, формирующих выходное напряжение, транзисторньй ключ 38 диоды 39-42, образующие элемент 43 шунтирования первичной обмотки трансформатора. Функции управления ключами: транзисторного ключа 36 F k« р, транзисторного ключа 37 F k-p, транзисторного ключа 38 элемента 43 шунтирования первичной обмотки тран- сформатора F k.

Силовая часть преобразователя (фиг. 7) состоит из трех силовых ячеек, включенных параллельно по входу (по цепи питания) и последовательно - по выходной цепи. В состав силовой части преобразования входят силовые ключи 44-55, причем ключи 44-47 входят в первую силовую ячейку, ключи 48-51 - во вторую, ключи 52-55 - в третью, выходные трансформаторы 56- 58, причем трансформатор 56 входит в первую ячейку, трансформатор 57- во вторую, трансформатор 58 - в третьюJ обратные диоды 59-70, причем диоды 59-62 входят в первую ячейку, диоды 63-66 - во вторую, диоды 67- 70 - в третью.

На фиг. 8 изображена таблица переключений ключей 44-55, а на фиг. 9- временные диаграммы, поясняющие работу преобразователя (фиг. 7) и прин- 0 цип формирования выходного напряжения.

Технико-экономическая эффективность предлагаемого изобретения за- 5 ключается в повышении нйдежности выполнения преобразователем его главной функции - обеспечения потребителей электрической энергией переменного тока требуемого иида и качества.

Предлагаемое изобретение позволяет повысить надежность работы преобразователя, надежность обеспечения электроэнергией переменного тока заданного качества потребителей, подключенных к выходу преобразователя. А требование бесперебойности электроснабжения является одним из основных требований в электроприводе в системах автономного электроснабжения ответственных потребителей.

Формула изобретения

Преобразователь постоянного напряжения в мгогоступенчатое квазисинусоидальное, содержащий m параллельно соединенных силовых трансформаторных ячеек, каждая из которых представляет собой однофазный инвертор с трансформаторным выходом, ре- версивньш счетчик в качестве формирователя управляющего кода, отличающийся тем, что, с целью повышения надежности работы, введены блок формирования программных сигналов, имеющий выход кода програь5мн1:;г о синусоидального напряжения, выход тактовых импульсов, выход сигнала, соответствующего концу полупериода синусоидального напряжения, выход сигнала управления полярностью, аналого-цифровой преобразователь, входом подключенный к выходу преобразователя, блок сравнения кодов, первым входом подключенный к выходу аналого- цифрового преобразователя, вторьи- входом - к выходу кода программного синусоидального напряжения блока формирования программных сигналов, выход приоритета числа на первом входе блока сравнения кодов подключен к первому входу первого блока совпадения, выход которого подключен к вычитающему входу реверсивного счетчика, выход приоритета числа на втором входе блока сравнения кодов подключен к первому входу второго блока совпадения, выход которого подключен к суммирующему входу реверсивного счетчика, вторые входы блоков совпадения соединены с выходом тактовых импульсов блока формирования программных сигналов, m блоков управления силовыми трансформаторными ячейками, первые входы которых подключены к выходу сигнала управления полярностью блока формирования программных сигналов, вторые входы - к

5

0

5

соответствующим кодовым выходам реверсивного счетчика, выходы, число которых равно числу ключей в силовой трансформаторной ячейке, подключены к управляющим входам соответствующих ключей, выход сигнала, соответствующего концу периода синусоидального напряжения блока формирования программных сигналов, подключен к обнуляющему входу реверсивного счетчика, блок формирования программных сигналов выполнен в виде задающего генератора, выход которого является выходом тактовых импульсов блока и через делитель частоты подключен к счетному входу счетчика блока формирования программных сигналов, кодовый выход которого подключен к адресному входу программируемого запоминающего устройства, имеющего не менее т+1 разрядов вькодного кода, причем в m разрядах, образующих выход кода программного синусоидального напряжения блока формирования программных сигналов, записаны значения программного кода, соответствующего мгновенным значениям ступенчато-аппроксимированного синусоидального напряжения, а в (т+1 )-м разряде , образующем выход

блока формирования программных сигналов, записан сигнал управления полярностью выходного напряжения силовых трансформаторных ячеек,выход пе-: реполнения счетчика блока формирова5 ния программных сигналов образует выход сигнала, соответствующего концу периода синусоидального напряжения блока формирования программных сигналов, для силовых трансформатор0 ных ячеек, выполненных с шунтированием первичных обмоток или в виде однофазного мостового инвертора на полностью управляемьсх ключах с обратными диадами, блоки управления име5 ют два входа и три выхода, сигналы на которых формируются в соответствий со следующими логическими функциями: F, k.p, F k-p,

0 Fj (k-p)(k-p) k ,

где p - сигнал на выходе сигнала управления полярностью блока формирования программных сигналов;

5 k - сигнал на соответствующем

выходе реверсивного счетчика, причем первые выходы блоков управления подключены к управляющим входам ключей, формирующих полуволну одной

полярности выходного напряжения, вторые - к управляющим входам ключей, формирующих полуволну другой полярности, третьи - к управляющим входам блоков шунтирования первичных обмоток трансформаторов, или два вхсэда и четыре выхода, сигналы на которых формируются в соответствии со следующими логическими функциями,

FI k.p;

F, k p;

F, Pi

F4 P,

где p - сигнал на выходе сигнала управления полярностью блока формироиания программных сигналов;

I

k - сигнал на соответствующем выходе реверсивного счетчика.

причем первый и второй выходы каждого блока управления соединены с управляющими входами ключей анодной группы, а третий и четвертый выходы - с управляющими входами ключей катодной группы.

Управление т- лярнос/пью

Нулебой выход

TaftmoSbfe инпульс&/

к

ufK-p

иг. 4

+

PuB. 5

}23 517S3 W ll 12 a H fl IS 17 IS IS fO 21 i2 23 2 25 26 27 г 23 JO

4

0000 r 1 t f / гоооооооооооооовооао

ts

ооооосо оооосоооеоао} ///// i о о в о

IS

оооеоооо000000011 / t i г ii ti t /// /

7

(fftittftttiffiooooooeeeeooooff

«/

as f t 0 9 t I lootioaoooooooocoooooo

i

ooeoodooooooeooooitooiiiootioe

se

00000000000 c 0001 I I) 1 t f г t t 1 I i i t

ft

// r f I t f t f f 000000000000000

92

0 I 0 1 0 I 0 1 0 1 0 1 0 I в 0 в 0 0 0 0 0 0 0.0 0 0 в 0 0

S3

ooooooeouoooooaoiototototoiote

s

000000000000000} Jltltllilffttt

5

t f f f I f { 1 I J t 1 f / JOBOOOOOOOOOOOOO

9ui.a

-f Риг. 6

аг.7

Фиг S