Синтезатор частот Советский патент 1989 года по МПК H03L7/18 

Н

Изобретение относится к радиотехнике. Цель изобретения - повышение спектральной чистоты выходного сигнала. Синтезатор частот содержит опорный г-р 1, фазовый детектор 2, фильтр 3 нижних частот, перестраиваемый г-р 4, накопитель 5 кода, двухканальный распределитель 6 сигналов, мультиплексор 7, ЦАП 8, интегрирующее звено 9 и эл-т разряда 10. Сигнал г-ра 1 поступает на фазовый детектор 2 и синхронизирует работу кольца фазовой автоподстройки г-ра 4. Т.к на входы фазового детектора 2 поступают периодические сигналы, то в режиме синхронизма кольца фазовой автоподстройки на его выходе формируется сигнал, пропорциональный разности фаз сравниваемых сигналов. Далее фильтр 3 осуществляет фильтрацию помех, равных или кратных частоте сравнения. При этом коэффициент ослабления помех не зависит от воздействия таких факторов, как колебания температуры, уход напряжения источников питания, старение эл-тов. 2 ил.

фиг1

3150

Изобретение относится к радиотехнике и может быть использовано для получения сетки стабильных частот в приемопередающей и измерительной аппаратуре.

Целью изобретения является повышение спектральной чистоты выходного сигнала.

На фиг.1 представлена структурная электрическая схема синтезатора частот; на фиг.2 - временные диаграммы его работы.

Синтезатор частот содержит опорный генератор 1, фазовый детектор 2, фильтр 3 нижних частот, перестраиваемый генератор А, накопитель 5 кода, двухканальнь01 распределитель 6 сигналов, мультиплексор 7, цифроанало- говый преобразователь (ЦАП) 8, ий- тегрирующее звено 9, элемент разряда 10. На фиг.2 изображено: импульсы с выхода перестраиваемого генератора (фиг.2а), выходной сигнал накопителя кода (фиг.26), сигнал с выхода переполнения накопителя кода (фиг.2в сигнал с первого выхода двухканаль- ного распределителя имйульсов (фиг.2г), сигнал с второго выхода двухканального распределителя сигнало (фиг.2д), сигнал с выхода мультиплексора (фиг.2е), сигнал на выходе интегрирующего звена (фиг.2ж), импульс опорного генератора (фиг.2з).

Синтезатор частот работает сле- дуюп1им образом.

Выходной сигнал опорного генератора 1 с частотой Рд поступает на первый вход фазового детектора 2 и синхронизирует работу кольца фазовой автоподстройки. Ъ режиме синхронизма частота F перестраиваемого генератора 4 определяется выражением

F UF-P,

где А и Р - целые положительные

числа; Ь Fg/А - шаг сетки частот.

При этом А - величина постоянная при выбранном шаге сетки частот &F, а Р - величина переменная, равная требуемому значению модуля накопителя 5.

Выходной сигнал перестраиваемого

генератора 4 с периодом Т - (временная диаграмма а) поступает на

5 0

5

0

5

5

0

5

тлктоный вход накопителя 5 и обеспечивает синхронизпцию работы нако- 5. В пределах емкости (модуля) Р накопителя 5 изменение.информации на его выходе происходит с постоянным приращением А (временная диаграмма б), при этом на выходе переполнения накопителя 5 присутствует уровень О (временная диаграмма в). При значениях текущей информации а КТ, превышающих величину Р, на выходе переноса накопителя 5 формируется уровень 1, а значение остатка R(KT) передается на второй кодовый вход мультиплексора 7. Сигнал переполнения с выхода накопителя 5 поступает на вход однократного запуска двухканального распределителя 6, синхронизация работы которого также осуществляется выходным сиг- Исшом перестраиваемого генератора А.

8обоих каналах двухканального распределителя 6 формирование передних фронтов выходных сигналов синхронно

и определяется моментом прихода уровня 1.

Длительность выходных сигналов двухканального распределителя 6 отличается на один период Т (временные диаграммы гид), причем длительность сигнала на выходе первого канала равна t, IT, на выходе второго канала t (1 + 1)Т, где 1 - целое число в пределах . Выходной сигнал второго канала двухканального распределителя 6 поступает на управляющий вход мультиплексора 7 и осуществляет его коммутацию. При этом в течение времени t мультиплексор пропускает на выход информа1ц ю со второго кодового входа, а при отсутствии импульса на выход поступает значение числа А с первого кодового входа мультиплексора 7 (временная диаграмма е). ЦАП 8 преобразует выходной переменный код мультиплексора 7 в последовательность ступенчатого напряжения.

Интегрирование ступенчатого напряжения интегрирующим звеном 9 вызывает линейное нарастание сигнала на его выходе, причем крутизна этого процесса пропорциональна текущему значению кода на выходе мультиплексора 7. Выход интегрирующего звена

9подключен к элементу разряда 10,

которьш в течение длительности t

импульса, поступающего ни его управляющий вход, обеспечивает разряд ин- тегрируюп1его звена 9 и его установку в исходное состояние, В результате сигнал на выходе интегрирующего звена 9 имеет вид, изображенный на временной диаграмме 17, При этом

на первом временном интервале Oitfrt, происходит полный разряд интегрирующего звена 9, на втором временном интервале в течение одного периода Т напряжение на выходе интегрирующего звена 9 возрастает пропорционально текур1ему значению остатка накопителя 5, На третьем временном интервале напряжение нарастает пропорционально постоянному значению кода А (здесь К целой части отношения ). Изменение информации на выходе накопителя 5 происходит в дискретные моменты времени КТ, период последовательности импульсов на выходе

переполнения накопителя 5 изменяется дискретно и не равен периоду Т частоты опорного генератора (временная диаграмма з). Однако средний период последовательности (в приведенном примере за десять циклов счета) точно соответствует периоду Т,

На втором временном интервале линейный заряд интегрирующего звена 9 происходит со скоростью, пропорциональной текущему значению кода остатка R L, где L - коэффициент передачи ЦАП 8 и интегрирующего звена 9, На третьем временном интервале между точками 2-0 временной диаграммы ж заряд происходит с постоянной скоростью, пропорциональной коду аргумента, т,е. A-L, и этот сигнал имеет ясно выраженный периодический характер, причем период фор- 45 маторов напряжений и делителя час- мируемого сигнала точно равен периоду тоты с переменным коэффициентом Тд выходного сигнала опорного генератора 1, в области ныходных напряжений, ниями

деления, Формул

и 3 о б

ограниченной пунктирными ли50

Р е т е и и

Синтезатор частот, содержащий последовательно соединенные опорный генератор, фазовый детектор, фильтр нижних частот и перестраиваемый генератор, а также накопитель кода и цифроаналоговый преобразователь, вход аргумента накопителя кода является первым кпдолым нходом синте- затор а частот, отличающий- с я тем, что, с ncjihhi повьшения

и 5. и

мокс

где и„„, 1.(А,- 1), и

- (1 + 1) ..

1К1скольку на входы фазового детектора 2 поступлк)т периодические сигналы, то р режг1мо синхронизма кольца

01265

фазовой автоподстройки на его выходе формируется выходной сигнал, пропор- циона.11ьньп{ разности Лаз сравниваемых

с сигналов. Фильтр 3 осуи(ествляет фильтрацию помех, равных или кратных частоте сравнения F.

В качестве фазового детектора могут быть использованы различные типы

10 фазовых детекторов, как типа выборка- запоминание, так и триггерные фазовые детекторы, В последнем случаев состав фазового детектора 2 должен входить пороговый элемент, обеспечивающий

15 формирование импульсов, необходимых для работы триггера (на фиг,1 не показано) . Напряжение порога срабатывания должно удовлетворять приведенному ограничению

20

и и и,

Мин

Таким образом, весь процесс компенсации дискретных фазовых колебаНИИ сигнала накопителя 5 осуществляется цифровыми методами с последующим преобразованием в аналоговый сигнал. При этом уходы параметров ЦАП 8 или интегрирующего звена 9 не

отражаются на ухудшении эффекта компенсации, поскольку их весовые соотношения на втором и третьем временных интервалах остаются постоянными A/R(KT) и не зависят от коэффициента

L. Следовательно, коэффициент ослабления помех синтезатора частот не зависит от воздействия таких факторов как колебания температуры, уход напряжения источнике п питания, старение элементов.

Дополнительно в синтезаторе может быть достигнуто упрощение, поскольку для формирования сетки частот необязательно применение делителей, сумматоров напряжений и делителя час- тоты с переменным коэффициентом

деления, Формул

и 3 о б

Р е т е и и я

Синтезатор частот, содержащий последовательно соединенные опорный генератор, фазовый детектор, фильтр нижних частот и перестраиваемый генератор, а также накопитель кода и цифроаналоговый преобразователь, вход аргумента накопителя кода явяется первым кпдолым нходом синте- затор а частот, отличающий- с я тем, что, с ncjihhi повьшения

спектральной ччгтоты пыходиого сигнала, меяуху пыходом переполнения накопителя кода и вторым входом фазового детектора включены последовательно соединенные двухканапьньп1 распределитель сигналов и элемент разряда, а также введены мультиплексор и интегрирующее звено, выход и вход которого подключены соответственно к второму входу фазового детектора и выходу дифроаналогового преобразователя, вход которого соединен с выходом мультиплексора, управляющий

а I

ФГ

30 20

к ° О

I I 1 I I I I I I I 1 I I I I I I I I I I I I I I I I I t I i I

5Г--t-,

вход, первый кодов1,п1 вход и второй кодоньш вход которого подключены соответственно к второму выходу двух- канальиого распределителя сигналов, к первому кодовому входу синтезатора частот и к кодовому выходу накопителя кодов, тактовый вход которого объединен с тактовым входом двухка- нального распределителя сигналов и подсоединен к выходу перестраиваемого генератора, а вход управления модулем накопителя кода является вторьм кодовым входом синтезатора частот.

%-rf/J-f //

-%я-ЛГ / XT