Устройство для инициативного ввода адреса Советский патент 1988 года по МПК G06F3/02 

оь со

о:

PJP дын

j; л

1

Изобретение относится к вычислительной технике и автоматике и может быть использовано, например, в автоматизированных системах управления технологическими процессами.

Цель изобретения увеличение быстродействия устройства.

На фиг.1 изображена функциональная схема устройства; на фиг.2 - пример включения нескольких устройств для увеличения числа входов; на фиГоЗ - диаграммы сигналов на входах и выходах устройства.

Устройство состоит из генератора 1 импульсов, счетчика 2, дешифратора 3, блоков 4 регистраторов, каждый из которьк содержит третий элемент И 5 и второй триггер 6, мультиплексора 7, коммутатора 8, первого триггера 9, первого элемента И 10, второго формирователя 11, элемента И-НЕ 12, первого формирова - теля 13 и второго элемента И 14

Устройство работает следующим

образом.

После включения устройства на вхо Начальная установка (НУ) подается импульс высокого уровня 1, который сбрасьшает первый и вторые триггеры. Генератор импульсов подает на вход счетчика прямоугольные импульсы. Счетчик при этом находится в режиме последовательного счета, дешифратор в режиме кольцевого счета, а мультиплексор в режиме кольцевого опроса входов. При поступлении на вход синхронизации одного из вторых триггеров перепада сигнала из О в 1 выход соответствующего триггера устанавливается в 1,, Когда входной код на адресных входах мультиплексора соответствует номеру установившегося триггера, на инйерсном выходе мультиплексора появляется сигнал нулевого уровня, который останавливает генератор, а с прямого выхода сигналом высокого уровня устанавливается первый триггер. При этом код на выходах счетчика соответствует адресу канала, по которому пришел инициативный сигнал. При наличии на входе РЗР сигнала высокого уровня на выходе ТПР появляется сигнал низкого уровня, информирующий о наличии инициативного воздействия. Приняв этот сигнал, например, ЭВМ, формирует сигнал Строб (фиг.З)о Сигнал Строб через первую схему И открывает для

1416964

0

5

0

5

0

5

0

5

0

5

считывания кода полного адреса инициативного сигнала коммутатор, у ко- торого входы второй группы - старшие разряды адреса задаются перемычками По заданному фронту сигнала Строб на выходе первого формирователя появляется импульс ф|з которым сбрасывается первый триггер и через соответ- ствующую четвертую схему И, на первый вход которого подается сигнал высокого уровня от дешифратора, сбрасывается тот второй триггер, номер которого соответствует адресу на выходе счетчика. После этого схема переходит в исходное состояние. Если одновременно приходит несколько инициативных сигналов, то они обслуживаются в порядке следования их адресов.

Прн увеличении числа каналов инициативного ввода устройства объединяются по соответствующим входам и выходам, за исключением сигнала РЗРвх и РЗРвых, который представляет собой последовательную цепь, т.е сигнал РЗРвых предьщущего устройства подключен на вход РЗРвх последующего (фиго 2).

Прохождение сигнала РЗР по цепи блокируется при установке первого триггера сигналом с его инверсного выхода через вторую схему И 14

Устройство, стоящее в цепи первым, имеет наивысший приоритет и его вход РЗРвх подключен к шине питания устройства. Если сигнал ТПР приходит одновременно от нескольких устройств, то адреса инициативных сигналов выводятся на шину адреса в порядке следования их приоритетов.

Второй формирователь 11 предназначен для задержки заднего фронта входного сигнала разрешения (РЗБвх) на ,при одновременной работе нескольких устройств, когда предьодущее устройство формирует сигнал разрешения и уже установлен первьш триггер 9 данного устройства.

Увеличение быстродействия и повышение надежности устройства достигается за счет исключения механических элементов из схемы.

Формула изобретения

Устройство для инициативного ввода адреса, содержащее блок ключей, пер- вый элемент И, первый триггер, дешиф3

ратор, счетчик, генератор импульсов, выход которого соединен с тактовым входом счетчика, выходы которого соединены с информационными входами дешифратора и информационными входами; коммутатора, выход коммутатора является адресным выходом устройства, управляющий вход коммутатора соединен с выходом первого элемента И, третий вход которого соединен с прямым выходом первого триггера, первый вход сброса которого является входом начальной установки устройства, о т- личающееся тем, что, с целью повышения быстродействия устройства, в него введены первый и второй формирователи, второй элемент И, элемент И-НЕ, мультиплексор, блок регистраторов, содержащий группу элементов И и группу триггеров, информационные входы которых соединены с шиной питания устройства, а тактовые входы являются группой входов пуска устройства, первые входы сброса триггеров группы соединены с входом начальной установки устройства, а вторые входы сброса триггеров группы соединены с выходами соответствующих элементов И группы, первые входы которых соединены с соответствующими выходами дешифратора, вторые

1696А4

входы элементов И группы соединены с вторым входом сброса первого триггера и выходом первого формирователя, вход которого соединен с выходом

первого элемента И, первый вход которого является входом стробирования устройства, а второй вход соединен с вторым входом второго элемента И,

10 входом второго формирователя и является входом разрешения устройства, первый вход второго элемента И соединен с инверсным выходом первого триггера, информационный вход которо15 го соединен с шиной питания устройства, taKTOBbM вход первого триггера соединен с прямым выходом мультиплексора, инверсный выход которого соединен с управляющим входом генерато20 ра импульсов, выходы триггеров группы соединены с соответствующими информационными входами мультиплексора, адресные входы которого соединены с соответствующими выходами счетчика,

25 первый вход- элемента И-ЫЕ соединен с прямым выходом первого триггера, второй вход элемента И-НЕ соединен с выходом второго формирователя, а вьК ход элемента И-НЕ является выходом

30 требования прерывания устройства,

вькод второго элемента И является выходом разрешения устройства.

и.

ТПР

СтроВ

Адрес

Uf3i

P3Pff.

РЗР8о1ж.

Изобретение относится к области вычислительной техники и автоматики и может быть использовано в автоматизированных системах управления технологическими процессамио Целью изобретения является повышение быстродействия устройства за счет исключения механическ 1Х элементов из схемы. Устройство содержит генератор импульсов 1, счетчик 2, дешифратор 3, блок регистров 4, содержащие элементы И 5 и триггеры 6, мультиплексор 7, коммутатор 8, триггер 9, первый и второй элементы И 10, 14, элемент И-НЕ 12, первый и второй формирователи 11,13. В устройстве предусмотрена возможность соединения нескольких устройств для увеличения числа инициативных входов. 3 кл. (Л С