Линейный интерполятор Советский патент 1988 года по МПК G06F17/17 G05B19/4103 G06F17/00 

С

«tas

Изобретение относится к автоматике и вычислительной технике и мо- жет быть использовано в графопострои- .ёлях,устройствах отображения информации на экране электронно- лучевой трубки.Цель изобретения- повышение точности интерполяции точек вектора. ГГосган ленная цель достигается тем, что в . линейньй интерполйтор, содержащий . блок 2 управления, генератор 3 тактовых импульсов, регистры 7,,и 8 при- рашения вектора, регистр 9 квадрантов, два сумматора 10 и 13, первый блок 11 инверторов, три fyльтишIeкco- ра 12, 15 и 6, регистр 14 остатка, синхронный триггер 18, схему 17 сравнения, два сштхронных реверсивных счетчика. 4 и 5 координаты, вычитающий счетчик 10 и блок 1 вьщачи команд, введены второй блок 19 инверторов, третий сумматор 20 и четвертый мультиплексор 21. 4 ил. е Ф

00 Ч

СП

Изобретение относится к автомати- е и вычислительной технике и может |быть использовано в графопостроите- |лях, устройствах отображения инфор- мации на экране электронно-лучевой трубки..

Цель изобретения - повьшение точности интерполяции точек вектора. - На фиг. 1 изобр ажена структур- |Ная схема предлагаемого устройства; |на фиг. 2 - структурная схема блока |управления; на фиг. 3 - алгоритм вычисления точек вектора; на фиг. 4 временная диаграмма работы устройст- |ва. , . ; Устройство С(0держит блок 1 вьщачи команд, блок 2 управле;ния, генератор 3 тактовых импульсов, синхронные ре- |версивные счетчики 4 и 5, координат :Х и У, мультиплексор 6, регистры 7 |и 8 приращений вектора, регистр 9 I квадрантов, первый сумматор 10, пер- |вый блок 11 инверторов мультиплексор 12, второй сумматор 13, регистр 14 остатка, мультиплексор 15, вычитающий счетчик 16, схему 17 сравненияj синхронный триггер 18, второй блок 19 инверторов сумматор 20, мультиплексор 21, выходы 22.;

Блок 2 управления содержит (фиг.2) одновибраторы 23 и 24, элемент 25 задержки, триггер 26, синхронный триггер 27, элемент И-НЕ 28, приемный регистр 29, дешифратор 30, эл емент ШШ-НЕ. 31, триггер 32, синхронные триггер 33, элемент И-НЕ 34, триггер 35, элемент И 36.

Устройство работает следующим образом.

При поступлении команды из блока. 1. вьщачи команд в блок 2 управления в последнем запоминается код операции и вьфабатываются соотретствзгнядие ему микрокоманды. По сигналу Прием поступающему из блока 1 вьщачи коман на вход одновибратора 23 блока 2 управления, цифровой код записывается в приемный регистр 29 блока 2 управления. Одновибратор 23 необходим для устранения влияния длительности импульса Прием на работу устройства. По сигналу Прием триггер 26 пере- брасьшаётся в состояние 1, выход триггера 26 соединен с входами I и К синхронного триггера 27, который задним фронтом очередного тактового импульса перебрасывается в состояние 1. Следующий за ним тактовый импульс на выходе элемента И-НЕ 28 формирует строб, который передним фронтом сбрасывает в нуль триггер 26, а задним фронтом обнуляет синхронный триггер 27, Выходы кода операции (Ар) приемного регистра 29 соединены с информационными входами дешифратора 30 блока 2 управления. Под Действием строба с выхода элемента И-НЕ 28 на выходах дешифратора 30 вьфабатьгоаются импульсы записи информации в соответствующие счетчики, регистры устройства с одновременной выдачей сигнала Готовность в блок

1вьщачи команд.

При получении команды Координата X (из блвка 2 управления) импуль Запись X с выхода дешифратора 30 блока 2 управления посылается на информа:ционньй вход синхроннрго реверсивного счетчика 4. По этому сигналу в синхронньй реверсивный счетчик 4 заносится код начальной точки построения вектора по оси X. Ответ- ньй сигнал Готовность, поступивший из блока 2 управления (выход элемента ИЛИ-НЕ 31 в блок 1 вьщачи команд, сигнализирует об окончании предьщущей команды и разрешает поступление в блок 2 управления очередной команды.

При полз чении команды Координата У импулЬс Запись У с выхода дешифратора 30 блока -2 управления посылается на информационньй вход синхронного реверсивного счетчика 5 и на элемент 25 задержки блока 2 управления После задержки этот импульс преобразуется в сигнал Готов- ность. Этот сигнал может поступать

извне и свидетельствовать об окончании переходного процесса.

По третьему сигналу Прием блок

2упрарления исполняет команду Вектор JiiX, в результате чего по сигналу Запись /1X в регистр 7 приращения вектора записываются цифровые разряды приращения вектора X,, а

в регистр 9 квадрантов - знаковый разряд приращения вектора 4X. Третий импульс Готовность свидетельствует об окончании команды Вектор 4Х.

По четвертому сигналу Прием блока 2 управления исполняет команду Вектор У, в результате которой по сигналу Запись У в регистр 8 приращения вектора записываются цифровые разряды приращения вектора

У, а в регистр 9 квадрантов - эна ковьй разряд приращения вектора dY. Сигнал Запись лу с выхода дешифратора 30 блока 2 управления поступает на вход триггера 32 и устанавливает его в единичное состояние. Выходы триггера 32 соединены с входами I и К триггера 33, который задним фронтом очередного тактового импульса перебрасывается в состояние 1. Следующий за ним импульс ГТИ на вы- ходе элемента И-НЕ 34 формирует сигнал Запись N,который обнуляет триггер 32, перебрасывает в единичное со стояние синхронный двухступенчатый RS-триггер и записывает в счетчик 16 код. большей составляющей вектора. На выходе элемента И 36 форми- руются сигналы Счет, воздействующие на соответствующие входы вычитающего счетчика 16, регистра 14 остатка и синхронного триггера 18 и опре деляющие процесс построения точек вектора.

Момент окончания построения век- тора определяется обнулением вычитающего счетчика 16 и появлением сигнала конца счета KoH.N с выхо- да вычитающего счетчика 16, который поступает на вход одновибратора 24 блока 2-управления. Одновибратор 24 по входному сигналу формирует импульс нормированной длительности,

которьй используется для формирова

НИН четвертого импульса Готовность и установки в -нуль синхронного триггера 35 блока 2 управления.

Таким образом, при поступлении команд из блока 1 выдачи команд блок 2 управления запоминает информацию и код операции вьфабатывает импульсы записи информации в синхронные реверсивные счетчики 4 и 5, кодов прира1чеж:ий вектора - в регистры 7 и 8 приращения век тора, знако- |ВЫх разрядов кодов приращений вектора - на вход (2р) регистра 9 квадрантов, кода большего приращения вектора ( в зависимости от знака cf}- на вычитающий счетчик 16. Кроме того при выполнении команды Вектор У сигнал Запись У сбрасывает регистр 14 остатка и синхронный триггер 18 в нуль.

Код большего приращения вектора с выхода мультиплексора 15, проходя блок 19 инверторов, поступает на

вход третьего сумматора 20, на выко де которого образуется дополнительный код больше о прирап5ения вектора. Прямой и дополнительный коды большего приращения вектора поступают на соответствующие входы мультиплексора 21, который в зависимости от знакового разряда кода с выхода сум-i матора 13 на второй вход схемы 17 сравнения пропускает со сдвигом на разряд влево прямой или дололнитель вый код большего приращения вектора.

Мультиплексор 12 в зависимости от знака величины cf со второго выхода сумматора 10 пропускает в первом октанте на первый вход сумматора 13 код, приращения вектора 6У с выхода регистра 8 приращений вектора, а во втором октанте - код приращения d X с выхода регистра 7 приращений вектора. Схема 17 сравнения в начальный момент в первом октанте сравнивает

R

ср

(Л У) (d Х)/2 а/2.

n

5

5

„

В случае выполнения приведенного неравенства прямой и кнв ерсньй сигналы с выхода схемы 17 сравнения поступают на I, К входы синхронного триггера 18, Выходной сигнал (R) синхронного триггера 18 поступает на первый управляющий вход мультиплексора 12 и управляющий вход мультиплексора 6„ Сигнал с выхода триг-, гер а 18 воздействует на первый управляющий вход мультиплексора 12 и подключает к входу сумматора 13 выходной сигнал сумматора 10 ( / ) в обратном коде, С этого момента сумма на выходе сумматора 13 определяется выражением . .

К.+ 1 к

Сумматор 13 находится в режиме вычитания до тех пор, пока

R

ср

S 1, - ( ИХ)/2- О ;,.

В противном случае сумматор 13 снова переводится в режим суь{мирова ния. Время, в течение которого синх- ронньй триггер 18 находится в состоянии Р 1 и соответственно сумматор 13 - в режиме вычитания, пропорцио™ нально тангенсу (или котангенсу) угла наклона воспроизводимого вектора. Сигналы R и « использованы для управления работой мультиплексора 6. Они поступают на вход мультиплексора 6, с выходов которого - сигналы R+ (7/OnR.+ cf 0 подаются на

соответствующие входы синхронных реверсивных координат X и У счетчи JCOB 4 и 5. -

Формула изобретения

Линейный интерполятор, содержащий блок управления;, генератор тактовых импульсов р первый и второй реги стры приращения вектора, регистр квадрантов, два сумматора,, первьй блок инверторов, три мультиплексора, реги стр остатка, синхронньш триггер, хему сравнения, два синхронных реверсивных счетчика координаты, вы- читающий счетчик и блок выдачи ко- анд,, информацнонньш и управляющий выходы которого соединены с первым я вторым входами блока управления соответственно, первьй выход которо- 1го соединен с информационнь м входом :первого регистра приращения вектора, |выход которого соединен с входом пер- iBorp слагаемого сумматора первый ,;информационньй вход которого соеди нен с первым информационным входом первого мультиплексора и с входом первого блока инверторов, выход которого соединен с. вторым информационным входом первого мультиплексора, вьгход которого соединен с входом первого слагаемого второго сумматора, вьгход которого соединен с входом второго слагаемого второго сумматора, выход которого соединен с первым информационным входом схемы сравне- |ния, выход которой соединен с 1-й К-входом синхронного триггерад вьгход которого соединен с информационным входом третьего мультиплексора, первьй выход которого соединен с пер вым управляющим входом первого синхронного реверсивного счетчика координаты, счетный вход которого соединен со счетным входом второго синхронного реверсивного счетчика коор|ДинатЫ5 С выходом генератора тактовых импульсов и с третьим входом блока управления, второй выход которого соединен с входом записи первого регистра приращений вектора, . входом записи ре- гистра квадрантов 5 входом записи первого синхронного реверсивного счетчика координаты, входом записи второго синхронного реверсивного счетчика координаты, входом сброса регистра ос- татка, входом сброса синхронного триггера, входом записи второго регистра приращений вектора, выход кь торого соединен с входом второго

5 о д 5 о g

5

слагаемого первого сумматора, третьим информационным входом первого мультиплексора и ,с первым информационньт входом второго мультиплексора, вьгход которого соединен с информационным входом вычитающего счетчика, выход которого соединен с четвертым входом блока управления, третий вьгход которого соединен с входом записи вычитающего счетчика, четвертьй выход блока управления соединен со счетным входом вычитающего счетчика, счетным входом регистра остатка и счетным входом . синхронного триггера, выход которого соединен с первым управляющим входом первого мультиплексора, первый вьгход блока управления соединен с информационным входом второго регистра приращения векто ра, информационным входом

первого синхронного реверсивного счетчика координаты, информационным входом второго синхронного реверсивного счетчика координаты и информационным входом регистра квадрантов,

вьгход которого соединен с входом направления счета первого и второго синх.ройных реверсивных счетчиков координаты, пятый вьгход блока управления соединен с входом готовности блока выдачи команд, выход первого регистра приращения вектора соединен с вторым

информационным входом второго мультиплексора и четвертым информационным

входом первого мультиплексора, второй ннформационньй вьгход первого сумматора соединен с управляющим входом второго мультиплексора, вторым управляющим.входом первого.мультиплексора и управляющим входом третьего мультиплексора, второй информационный выход которого соединен с управ- ляющим входом второго синхронного. реверсивного счетчика координаты,

отличающийся тем, что, с целью повышения точности интерполяции

точек вектора, в.него введены второй

блок инверторов, третий сумматрр и четвертьй мультиплексор, выход которого соединен с вторым информацион- ньм входом схемы сравнения, выход второго мультиплексора соединен с первым информационным входом четвертого мультиплексора и входом второго блока инверторов, выход которого соединен с входом третьего суммато- ра, выход которого соединен с вторым информационным входом четвертого « мультиплексора, выхад второго сумматора соединен с, управляющим входом четвертого мультиплексора.

rBbifopua

конанРы

Jf - ftV у - Ct5 д./лх/ .ft7 B Uyl - Ли /, В , «r fHuy -ftSj

Фив. 2

X/. Kiti /M /i-f

лгле-лглп-г

Htm

a

Л

л

/1ГиЪ.Г1П

Л-