Устройство поворота изображения на экране телевизионного приемника Советский патент 1988 года по МПК G06T3/60 

(21)4182820/24-24

(22)15.01.87

(46) 15.09.88. Бкш. № 34 (72) М.В.Власов, Т.И.Клюева и О.Л.Тюхтина

(53)681.325 (088.8)

(56)Авторское свидетельство СССР № 723624, кл. G 06 F 15/20, 1978.

Авторское свидетельство СССР № 1277785.

(54)УСТРОЙСТВО ПОВОРОТА ИЗОБРА}КЕНИЯ НА ЭКРАНЕ ТЕЛЕВИЗИОННОГО ПРИЕМНИКА

(57)Изобретение относится к области автоматики и вычислительной техники в основном для поворота графического и символьного изображения на экранах

телевизионных приемников. Цель изобретения - повьшение быстродействия и расширение функциональных возможностей за счет выборочного поворота цифро-буквенной символьной и графической информации. Устройство содержит блок памяти, блок преобразования координат, четыре сумматора, два регистра, блок памяти компенсации погрешностей изображения, блок памяти разложения векторов, блок памяти символов, пять мультиплексоров, два накапливающих сумматора, счетчик, блок коррекции кода изображения, блок выработки знаков и квадранта, блок формирования дискретных приращений ректора и блок управления, 6 ил.

i

(Л

4: ГчЭ

4

ю

СХ)

Изобретение относится к автоматике и вычислительной технике и может быть использовэно для поворота графического и символьного изображения на экранах телевизионных приемников.

Цель изобретения - повьшение быст рсцействия и расширение функциональных возможностей путем обеспечения выборочного поворота цифро-буквенной символьной и графической информации.

На фиг. 1 представлена схема устройства; на фиг. 2 - схема блока управления; на фиг. 3 - схема блока выработки знаков квадранта; на фиг. 4 схема блока формирования дискретных приращений вектора; на фиг. 5 - схем блока оррекции кода изображения; на фиг. 6 - временная диаграмма работы устройства.

Устройство содержит блок 1 памяти блок 2 преобразования координат, сумматоры 3-5, регистры 6 и 7, блок 8 памяти компенсации погрешностей изображения, сумматор 9, блок 10 памяти разложения векторов, блок 11 памяти символов, пять мультиплексоров 12-16 два накапливающих сумматора 17 и 18, счетчик 19. блок 20 коррекции кода изображения, блок 21 выработки кода знаков и квадранта, блок 22 формирования дискретных приращений вектора, блок 23 управления, входы 24-31 и выход 32.

Клок 23 управления состоит из ре- гистра 33 сдвига, триггеров 34-39, элементов И-1ШИ 40-43, элементов И 44-53, элементов ЛИ 54-60, элементов НК 61-63, элемента ИСКЛЮЧАЮЩЕЕ. ИЛИ 64, входов -69 ; пмуодов 70-78

Блок выработки кода знаков иквад- рачта (фиг.З) вь попнеи на элементах ИС ТЮЧЛЮЧ Е ЛИ и чмеет входы 82-34 м выходы 85-88.

Блок io;-VMp.BaHHK дискретных прираасний образуют регистр 89, аыход 9П, счетч, - , де лифратор 92, элг.:менты 11 93-- 02, элементы ИЛИ 103 и 104, входы 105-112 и выходы 113-115.

Блок коррекции кода изображения содержит вход 116, элементы НЕ 117- 120, элементы И 121 и 122, элементы ИСКЛЮЧ/ ЮЩЕЕ ИЛИ 123 и 124, элементы ШШ 125-127 и входы 128-134.

Все символы, подлежащие отображению, гllJ Дcтaвлeны в блоке 1 1 в виде векторов, имеющих длину L и угол наклона : . положительной горизонтальной оси, который, в свою очередь, состоит из угла « до 90° и квадранта Адресом блока 11 является код символа, поступающий на регистр 7. Графическая информация, поступающая на вход 24 устройства задается аналогичным способом в виде векторов из ЭВМ. Угол поворота информации, хранящийся в регистре 6, состоит из угла наклона cf до 90 , квадранта и признака зеркального отображения. Для отображения символов во втором и третьем квадрантах поворот задается углом, дополнительным заданному, первым и четвертью квадрантом соответственно и признаком зеркального отображения равным 1 (во всех остальных случаях признак зеркального отображения равен О).

Угол вектора символа или графики через мультиплексор 13 поступает на блок 9 в качестве младишх разрядов адреса - старшими разрядами является угол поворота ср . Блок 9 является табличным сумматором. Суммарный угол нового повернутого вектора является младшими разрядами первого адреса каждого вектора блока 10 разложения векторов. Старшими разрядами первого адреса является длина вектора L символа или графики, поступающая через мультиплексор 12. Мпадщие разряды полного адреса блока 10 формируются на счетчике 19. Каждый вектор в блоке 10 представлен в виде элементарны

приращений 1 (ЭП1), количества п элементарных приращений 1, элементар ного приращения 2 (ЭП2), один разряд отведен под сигнал Конец вектора. ЭП1 и ЭП2 равны дискрету телевизионного растра и кодируются следующим образом: элементарные прир щения по X - 01, по У - 10, по X и У - 11. В последнем слове интерполированного вектора разряд Конец вектора равен 1. Блок 22 формирования дискретных приращений преобразует г.аг 1ллельньш код интерполированного вектора, считанного с блока 10, в последовательный, и в зависимости от направления вектора, определяемого знаками, этот последовательный ко.п поступает на сумматоры 3 и 4 координат X и У соответственно, в качестве которых использованы реверсивные счетчики. Знаки направлений суммирования элементарных приращений формируются блоком 21 выработки знаков и квадранта 21

- 1

и злписимости от суммарного кналрлн- та и Г1ри:1илкл терка:1ьиого (лтображе- пия. Суммарны кпалра 1Т рассчить ва- ется сумматором 5, первым операндом которого япляется код квадранта, в котором находится вектор графики или симнода, поступаю ЦИ1 1 через мульти- гьчексор 14, а ) операндом япляется код квадранта угла попорота ( . На вход переноса сумматора 5 поступает признак ОС (-Р 90 с сумматора 9.

Блок 20 коррекции кода изображения, входы которого соединены с выходами накапливаю цих сумматоров 17 и 18 предназначен для компенсации погрешности, которая возникает из-за ограниченной разре иающей способности ЭЛТ при представлении графического изображения в векторной форме. С блока 8 прямь е или дополнитель) двух- разряднь е кодь компе сации г -) ти по X и У в зависимости от суммарного квадранта через мультиплексоры 15 и 16 поступают на накапливающие сумматоры 17 п 18.

Устро 1ство работает следую цим образом .

Uocne установки устройства в исходное состояние приема на регистры 6 и 7 и сумматорь 3 и Д поступают исходн.е данные, в блок 23 управления - на вход 29 код Символ, а на триггер 34 через схему IL IH 54 - сигнал Запуск, в резул/)Тате разре 11ает ся прохождение тактовой частоты на регистр 33 сдвига. Один из импульсов регистра через схему П-ИЛИ 40 поступает на управляющие пходь му: ьтиплек серое 12-14 для записи информации первого вектора символа (L, сС, кв) . Интервал времени от импульса запуска до записи в мультиплексоры определяется быстродеГ1СТ1 ием блока 11. С сумматора 9 счить Виется суммарнь й угол, который в совокупности с L (выход мультиплексора 12) является адресом блока 10. С выхода блока 10 на регистр 89 блока 22 формирования дискретных приращений поступает первое слово разложения вектора. Запись этого слова в регистр осуществляется сигналом 75, сформированным с учетом бь стродействия сумматора 9 и блока 10 регистром сдвига 33 и элементами H-IUIM 41 и 43. Кроме того, сигнал с элемента И-1ШИ 41 устанавлива- триггер 35, с которого в

24028

блок 1 памяти поступает 70 Запрос и триггер 36, а также, пройдя через элемент И-ИЛИ 42 поступает

на счетчик 19 в качестве сигнала 74 +1 счетчика. Но сигналу блок 1 осуществляет запись информации и по о.-ончан 1и формирует сигнал 63 Ответ, который через эле10 мент ИЛИ 55 сбрасывает триггер 35. Мер 3 элемент И 48, ecju триггер 35

О.

находится в СОСТОЯР)1И

36 - в состоянии 1,

а триггер

35

проходит сигнал суммирования 71 на сумматоры 3 и 4

15 координат. Этот же сигнал, пройдя через элемент И 49, является сигналом 73 4l счетчика 91 блока 22 формирования дискретн1,Х прира1 1ений вектора, а также устанап; ивает триггер

20 35 в 1. В таком устройство работает до прихода С 1гнала 68 Переполнение счетчика 91, устанавливающего в 1 триггер 37, сигнал 77 с которого поступает на дешифратор 92

25 блока 22 формирования дискрстнь Х при- вектора. с элемента 50 поступает на элеме т 42, которьп1 формирует сигнал 74, если )1ет сигнала 67 Конец вектора с блока 10. Ес30 есть сигнал вектора с блока 10, сигнал с элемента 50, пройдя через элемент И 46 уста 1авливаег в 1 триггер 39. Кроме того, при обработке последнего разложен 1я вектора сигнал с элемента 50, через элемент 53, при сигнала 69 с блока 20 коррекции кода изображения устанавливает в 1 тр 1Г гер 38, с) 78 с которого поступает на де4Q иифратор 92. Если сигнал 69 отсутствует, то сигнал с элемента Н50, пройдя через элементы И 52 и ILTH 60, поступает на управля 01 и1е холь накапли- сумматоров 17 и 18 i в блок 1,

g Кроме того, сигнал с элемента И 1И 60, пройдя через элемент li-JLilJ 43 и 42, записывает в регисп) 89 считан 1ое с блока 10 первое раз.чоженис следую цего вектора (сигнал 75) и залает адрес второго разложения (сигнал 74). Если в конце обработки вектора П лработался сигнал 69 коррекции, то с)гналом Конец вектора является сиг-нал, поступающий на вход элемента IL IH 60 с выхода элемента И 30. При обработке последнего вектора символа с блока 11 в процессор поступает с 1гна: 32 Конец символа. По этому сигналу процессор снимает признак )(ола с вхо50

55

да 29. Таким образом при обработке последнего вектора сигнал Конец вектора с элемешга 60, пройдя через

элементы 47 и 56, сбрасывает триггер с ния счетчика 91, триггер 37 устанав36. Работа устройства прекращается до следующего запуска.

Если на вход 29 из процессора поступает сигнал Графика, то сигнал

ливается в 1 (на вход 77 дешифратора 92 поступает 1) и сигналы суммирования определяются кодом ЭП2. Так как в блоке 10 закодированы разложе30 Запуск, пройдя через элемент 40, Ю ния векторов только для первого квадосуществляет прием информации в мультиплексоры 12-14. Далее вектор обрабатывается как последний вектор символа.

Блок выработки знаков и квадранта 5 Мпадший разряд квадранта (вход 85),

предназначен для формирования знаков проекций вектора на оси координат в зависимости от кода квадранта и признака зеркального отображения. Знак проекции У совпадает со старшим разрядом кода квадранта, а знак проекции X определяется по формуле А+(В+С), где А - старший разряд квадранта; В - младший разряд квадранта; С - признак

который через регистр 89 поступает на дешифратор 92, является признаком второго и четвертого квадрантов.

Блок коррекции кода изображений 20 вырабатывает сигнал 69, сообщающий о том, что по одной из осей накоплена ошибка, равная дискрету, а по какой из осей надо компенсировать ошиб ку показывают сигналы на выходе 109

зеркального отображения. На входы 82 25 (компенсация по X) и 112 (компенса- и 84 поступает младший и старший раз- ция по У). Сигнал 69 устанавливает ряды кода квадранта, а на вход 83 - признак зеркального отображения. Старший разряд ::вадранта как знак проекв 1 триггер 38, оставляя время на выработку дополнительного сигнала суммирования для коррекции построеции У транслируется на выход 87. Сиг- зо ния. Сигналы 109 и 112 поступают в

35

86 - знак проекции X - формируется элементами 79 и 81. Лпя управления мультиплексором 15 формируется код квадранта - младший разряд транслируется на выход 85, сигнал 88 - старший разряд квадранта - вырабатывается элементом 80.

На регистр 89 Формирователя дискретных приращений вектора поступают с блока to коды ЭП1 ( 105 и 106)Q .1 ЭП2 (входы iO/ (-1 lOb;, а с блока выработки знаков квадранта - млад- )ий разряд квадра: та (вход 85) и зна- .и К и У (входы ho и 57). Кроме того, на счетчик 91 с блока 10 поступа- t-T обратный код числа ЭП1 (входы 110 и 111) и сигнал 73 +1 счетчика с шока 23 упра8лен,1й. Блок формирования дискретных приращений вектора формирует сигналы 115 и 90 суммирования для сумматоров 3 и 4 координат X и У соответственно в зависимости от 1.0ДОВ ЭП1 или ЭП2, а также младшего пазряда квадранта. Время форм 1рова- ния сигналов суммирования от кодов ЭП1 или ЭП2 определяется сигналами 77 ч 78. поступающими с блока 23 управления, т.е. когда триггер 37 блока /правления 23 установлен в О, сигблок формирования дискретных прира- гдений, разрешая суммирование по оси X или У или по обеим осям одновреме но. Блок 20 формирует сигналы переполнения по кодам накопленных сумм. На входы 128, 129 и 132, 133 поступают значения накопленных сумм по X и У соответственно, а на входы 13 131 и 134, 116 - по два знаковых ра ряда X и У соответственно.Таким обр зом, устройство осутдествляет выборо ный поворот графики и знаков на люб угол. При этом повернутые символы и цифро-буквенная информация во второ дс и третьем квадрантах является как б зеркальным отображением информации первом и четвертом квадрантах.

ормула изобретени

Устройство поворота изображения экране телевизионного приемника, со держащее регистр, блок памяти симво лов, блок управления, первый выход которого соединен с первыми входами синхронизации первого и второго сум маторов, выходы которых соединены соответственно с перкг. М ri вторым ин формационными входами блока преобра

налы суммирования формируются в зависимости от кода ЭП1. После появления на выходе 68 сигнала переполнеливается в 1 (на вход 77 дешифратора 92 поступает 1) и сигналы суммирования определяются кодом ЭП2. Так как в блоке 10 закодированы разложеранта, то для второго и четвертого квадрантов кроме присвоения проекциям векторов cooTBeTCTByTOLiuix знаков необходимо проекции поменять местами.

который через регистр 89 поступает на дешифратор 92, является признаком второго и четвертого квадрантов.

Блок коррекции кода изображений вырабатывает сигнал 69, сообщающий о том, что по одной из осей накоплена ошибка, равная дискрету, а по какой из осей надо компенсировать ошибку показывают сигналы на выходе 109

(компенсация по X) и 112 (компенса- ция по У). Сигнал 69 устанавливает

в 1 триггер 38, оставляя время на выработку дополнительного сигнала суммирования для коррекции построе5

Q

блок формирования дискретных прира- гдений, разрешая суммирование по оси X или У или по обеим осям одновременно. Блок 20 формирует сигналы переполнения по кодам накопленных сумм. На входы 128, 129 и 132, 133 поступают значения накопленных сумм по X и У соответственно, а на входы 130, 131 и 134, 116 - по два знаковых разряда X и У соответственно.Таким образом, устройство осутдествляет выборочный поворот графики и знаков на любой угол. При этом повернутые символы и цифро-буквенная информация во втором с и третьем квадрантах является как бы зеркальным отображением информации в первом и четвертом квадрантах.

ормула изобретения

Устройство поворота изображения на экране телевизионного приемника, содержащее регистр, блок памяти символов, блок управления, первый выход которого соединен с первыми входами синхронизации первого и второго сумматоров, выходы которых соединены соответственно с перкг. М ri вторым информационными входами блока преобразования координат, информационный выход которого соединен с информационным входом блока памяти, первый выход которого является информационным выходом устройства, второй выход блока управления соединен с входами синхронизации первого и второго накапливающих сумматоров, отличающееся тем, что, с целью повышения быстродействия и расширения функциональных возможностей за счет выборочного поворота цифро-буквенной символьной и графической информации, в него введены второй регистр, пять мультиплексоров, счетчик, третий и четвертый сумматоры, блок памяти разложения векторов, блок памяти компенсации погрешностей изображения, блок выработки кода знаков и квадранта, блок формирования дискретных приращений вектора, блок коррекции кода изображения, причем информацгэнный вход устройства соединен с первыми

информационными входами первого, вто-25 динены с соответствующими информацирого и третьего мультипл(ксоров, первого и второго регистров и входами первого слагаемого первого и второго сумматоров, вход разрешения записи кода символа устройства соединен с входом синхронизации первого регистра, выход которого соединен с первым адресным входом блока памяти симво

выходом признака готовности устройства, вход разрешения записи кода угла поворота устройства соединен с входом синхронизации второго регистра, выход которого соединен с входом первого слагаемого четвертого сумматора, с входом первого слагаемого третьего сумматора и входом признака зеркального отображения блока выработки кода знаков и квадранта, выход кода знака которого соединен с входом первого слагаемого второго накапливающего сумматора и входом знака У блока формирования дискретных приращений вектора, выходы, кода приращения вектора по X и У которого соединены с вторыми входами слагаемого первого и второго сумматоров, вторые входы синхронизации которых являются входами разрешения записи кода координат по X и У устройства соответственно, вход выбора режима Символ-графика устройства является управляющим входом первого, второго и третьего мультиплексоров и соединен с первым

5

0

входом блока управления, второй вход блока управления является входом запуска ус- ройства, третий вход блока управления является входом тактовой частоты устройства, второй выход блока управления соединен с входом разрешения записи блока памяти, второй В ход которого соединен с четвертым входом блока управления, третий выход которого соединен с адресным гхо- дом блока памяти, четвертый выход блока управления соединен с входами синхронизации первого, второго и третьего мультиплексоров и вторым адресным в ходом блока памяти символов, второй выход которого соединен с вторым информационным входом первого мультиплексора, выход которого соединен с первыми адресными входами блока памяти разложения векторов и блока памяти компенсации погрешностей изображения, первый, второй, третий и четвертый выходы которого сое0

5

0

5

5

0

онными входами четвертого и пятого мультиплексоров, выходы которых соединены с входами второго слагаемого первого и второго накапливающих сумматоров соответственно, выходы которых соединены с информационными входами блока коррекции кода изображения, выход общего признака переполнения которого соедл 1ен с пятым входом блока управления, пятый выход которого соединен со счетным входом счетчика,выход которого соединен с вторым адресным входом блока памяти разложения векторов, информационный выход которого соединен с шестым входом блока управления, шестой выход которого соединен с входом задания режима блока формирования дискретных прирпщений вектора, выход признака переполнения которого соединен с седьмым входом блока управления, третий информационный выход блока памяти символов соединен с вторыми информационными входами второго и третьего мультиплексоров, выход второго мультиплексора соединен с входом второго слагаемого четвертого сумматора, выход старшого разряда суммы которого соединен с входом переноса третьего сумматора, выход которого соединен с упрлпляющим входом пятого мультиплексора и входом признака квадранта блока выработки знаков и квадранта, выход старшего разряда квадранта по X которого соединен с входом управления четвертого мультиплексора, выход младшего разряда суммы четвертого сумматора соединен с BTopbjM адресным входом блока компенсации изображения и третьим адресным входом блока памяти разложе- HK.i векторов, выход кода элементарных приращений которого соединен с соответствующим входом блока формирования дискретных приращений вектора, вход переполнения по X и У которого соединен с соответствующим выходом блока

коррекции кода изображения, выход знака по X блока выработки знаков и квадранта соединен с входом второго слагаемого первого накапливающего сумматора и входом знака по X блока формирования дискретных приращений вектора, вход младшего разряда квадранта по X которого соединен с соответствующим выходом блока выработки знаков и квадранта, выход третьего мультиплексора соединен с вторым входом слагаемого третьего сумматора.

Dm I

8Ц

70

фие 2

fi Г5,

Фиг.

89

9

giTiTL

f09

75

;//

от d

H

ни

7/J //

32

Hi

775

9

95

97

98

т

ми

-90

99

s,

Фиг

Фиг. 5

« rC S ОТ) г x v

«8 -Х

N К

5

S$fe