Устройство для преобразования координат Советский патент 1986 года по МПК G06F7/548 

1

Изобретение относится к вычисли- тельной и может быть использовано в специализированных устройствах преобразованиях координат.

Целью изобретения является сокращение оборудования за счет устранения необходимости хранения исходных данных со знаковыми разрядами.

На фиг.1 представлена функциональная схема устройства; на фиг.2 - то же, блока управления; на фиг.З - то же, блока анализа знаков; на фиг.4 - диаграммы преобразования . вектора.

Устройство содержит первый 1 и второй 2 мультиплексоры, первый 3, второй 4 и третий 5 регистры, счетчик 6, блок 7 памяти итерационных констант, . первый 8 и второй 9 сдви- гатели, первый 10 и второй 11 сумматоры, блок 12 управления, входы 13 абсциссы и 14 ординаты устройства, вход 15 угла поворота устройства, выходы 16 абсциссы и 17 ординаты результирующего вектора устройства, вход 18 запуска устройства, формирователь 19 импульсов, первый 20, второй 21 и третий 22 регистры сдвига, первый 23, второй 24 и третий 25 триггеры, генератор 26 импульсов, блок 27 анализа знаков, первый 28, второй 29, третий 30, четвертый 31, пятый 32, .шестой 33 элементы И, первый 34, второй 35 элементы ИЛИ, входы 36 признака задания режима, 37 признака величины знака абсциссы, 38 признака корректировки, 39 признака величины знака ординаты устройства, выходы 40 признака перемены абсциссы и ординаты, -41 преобразования абсциссы, 42 сброса, 43 приема, 44 преобразования ординаты, 45 тактирования, 46 управления вводом кода угла, 47 управления блоком памяти итерационных констант, 48 сдвига, 49 тактирования, 50 величины сдвига, 51 управления циклами. Блок анализа знаков содержит первый 52, второй 53 третий 54, четвертый 55, пятый 56, шестой 57 т-риггеры, первый 58, второй 59, третий 60, четвертый 61, n/i- тый 62, шестой 63 мультиплексоры, дешифратор 64, первый 65, второй 66, третий 67, четвертый 68 элементы И, первый выход 69 дешифратора, первый 70, второй 71 элементы ИЛИ, элемент ИСКЛЮЧАМЦЕЕ ИЛИ 72, первый 73, второй 74, третий 75 тактовые входы.

15

544752

выходы знаков 76 абсциссы и 77 ординаты.

Устройство функционирует следующим образом.

5 Вычислительный процесс заключается в итерационном преобразовании координат, подробно описан в прототипе. При его реализации используется функциональная таблица констант 0 вида

kj X. cos tf; - У sin (f. ;

(1)

, kij У; cosqij + X- sinCfj ,

которые выбираются из памяти по совокупному адресу, составленному из отрезков кодов координат х; и у- , отрезка кода угла tp и номера цикла j .

В предлагаемом устройстве используется такая организация вычислительного процесса, которая позволяет исключить при формировании функциональной таблицы знаковые разряды, тогда объем таблицы сокращается в.8 5 раз. Знаки исходных данных учитываются иным способом.

Коды координат вектора и код угла поворота в общем случае представлены в дополнительной форме. Координаты х, у вводятся в сумматоры 10,11, где в зависимости от знака осуществляется перевод в прямую форму, при этом значения знаковых разрядов фиксируются в блоке 12 управления. Код угла вводится в регистр 5 угла, и если 5 он представлен в дополнительной форме,, то не переводится в прямую форму. В результате поворота вектора на

дополнительный угол (- - tf ) полу0 ченный вектор связан простыми соотношениями с искомым вектором

X Уко ; у -Х)(аа о , Рассмотрим процесс поворота иско мого вектора R, находящегося в четвертом квадранте, на отрицательный угол tp , .при этом он должен занять положение R . Однако, так как поворот будет осуществляться на дополни50 тельный угол, то вектор займет положение Перевод кодов координат из дополнительной формы в прямую переведет вектор RKQ в положение К . Теперь необходимо, чтобы вектор R

5 перед началом поворота занял такое же положение относительно оси OY, какое занимает исходный вектор относительно оси ОХ. Это можно сделать, вводя

0

3

-В действие новую операцию над вектором, которую назовем перемена. Суть этой операции заключается для заданного вектора в нахождении некоторого вектора симметричного относительно биссектрисы координатного угла. Следует отметить, что операция Перемена выполняется при переводе исходного вектора в первый квадрант из 2-го и 4-го квадрантов, т.е. при отрицательном значении произведения знаков координат (sign х; sign у. 1) исходного вектора. После выполнения операции Перемена вектор занимает положение R и начинается процесс преобразования (поворота) в положительном направлении. В процессе поворота вектора возможен выход век- тира за пределы 1-го квадранта, поэтому после выполнения очередного цикла преобразования осуществляется проверка знаков координат и, если произошел выход вектора, то он путем перевода соответствующих координат возвращается в Т-й квадрант и затем подвергается операции Перемена. Преобразование продолжается.

Переводы исходного, а затем и про межуточного векторов, а также и выполнение операции Перемена должны запоминаться, так как эта информация позволит по координатам результирующего вектора получить координаты искомого. Выполнение операции Перемена учитывается суммированием их общего числа по модулю 2 П . Что касается фиксации знаков координат, то порядок фиксации находится в прямой зависимости от текущего значения П, в частности при П О знаки координат фиксируются по принадлежности, т.е. знак координаты х запоминается в некотором запоминающем элементе, предназначенном для координаты X , при П 1 знаки координат фиксируются в обратной принадлежности, т.е. знак координаты х запоминается в запоминающем элементе, предназначенном для координаты ij , а знак координаты tj соответственно в элементе х . Если предположить, что операция Перемена использовалась после перевода исходного вектора в 1-й квадрант, а также после выполнения второго цикла, то формирование результирующих знаков координат осуществляется следующим образом:

544754

sign x.sign у,. sign у, sign X - ...

чЭ

sign Уд. sign х,. sign j sign УЗ...

Формирование указанных произведений знаков хорошо заменяется логической операцией суммирование по модулю 2, если принять, что (-)-, а 10 (-f).

После окончания последнего (М-1)-го вычислительного цикла преобразования будет получен результирующий вектор RJ,, по координатам которого с исполь- 5 зо анием сформированных величин

sign X, sign у иП , а также знака кода угла signCf находятся координаты искомого вектора R .

Таким образом, после записи исход- 20 ных коррдинат X ,1| в сумматоры 10,11, перевода соответствующих содержимых в прямую форму и фиксации знаков в устройстве управления определяется значение П, которое управляет муль типлексорами 1 и 2, так что при П О (отсутствие операции Перемена) содержимое сумматоров 10,11 пересылается соответственно в регистры 3 и 4 сдвига, а при П 1 (выполняется

30 операция Перемена) - наоборот в 4 и 3. Сумматоры 10,11 обнуляются.

Теперь начинается обычный процесс преобразования в соответствии с алгоритмом таблично-итерационного преоб5 разования координат. На вход блока 7 памяти итерационньк констант поступают старшие р -разрядные отрезки кодов координат X и tj из регистров 3 и 4, старший т-разрядный отрезок, код уг- 0 ла Cf из регистра 5, а также содержимое счетчика 6 циклов. Названные кодовые отрезки образуют совокупность являющуюся адресом, по которому из блока 7 памяти итерационных констант

5 считываются константы вида (1). Эти константы без сдвига, так как выполняется нулевой такт, пересылаются через сдвигатели 8 и 9 в сумматоры 10 и 11. На этом заканчивается нуле0 вой такт. В следующем, первом такте содержимое регистров 3 и 4 сдвигается на р разрядов влево и следукмдие кодовые отрезки становятся на места старших, что равносильно их увеличе5 нию в 2 раз. По данному адресу из блока итерационных констант памяти считываются константы, которые теперь сдвигаются сдвигателями 8 и 9

на f разрядов вправо, а затем поступают в сумматоры-10 и 11, где суммируются с результатами предьщущего такта. Сдвигатели 8 и 9 в 1-м такте осуществляют сдвиг констант на ip ра:зрядов вправо. После обработки по.следних (р - 1)-х отрезков кодов координат хну завершается (р - 1)-й такт и очередной вычислительный цикл.

После окончания нулевого цикла в сумматорах 10 и 11 будут сформированы координаты промежуточного вектора, полученного в результате поворота исходного вектора на угол, соответствующий старшему (нулевому) отрезку кода угла ср, . После каждого цикла осуществляется анализ знаков координат промежуточного вектора, их фиксация, перевбд в случае необходимости в прямой код, вычисление значения и в соответствии с его значением пересылка содержимых сумматоров 10 и 11 в регистры 3 и 4. Из блока 12 управления на вход регистра 5

10

15

20

полнением вычислительного такта,

а регистр 22 сдвига управляет сдвига

телями 8 и 9.

Рассмотрим работу блока 12 управления совместно с операционной часть предлагаемого устройства.

Сигнал запуска по шине 18 возбуждает формирователь 19 импульса, гене рирующий одиночный импульс, который выполянет следующие действия: началь ная установка регистров 20-22 сдвига в старшие разряды которых записывает ся единица; запись в сумматоры 10 и 11 кодов координат, поданных на шины 13 и 14, и запись в регистр 5 угла кода угла qi через вход 13 устройства установка триггеров 23 и 24 в единич ное положение.

Сигнал с единичного выхода перво триггера 23 опускает генератор 26 им пульсов, импульсы с выхода которого чкрез разрешенный сигналом с единичного выхода триггера 24 логический элемент И 28 поступают на синхронии на вход счетчика 6 циклов подает-25 дирующий вход регистра 20 сдвига. К

ся сигнал, по которому регистр сдвигается на m разрядов влево, вводя в обработку следующий отрезок кода угла, а также увеличивая содержимое счетчика 6 циклов на 1. Содержимое 30 счетчика определяет номер текущего цикла, зону памяти, в которой хранится функциональная таблица, используемая в данном цикле.

Начиная с этого момента выполня- 35 ется очередной цикл преобразования. В результате выполнения последнего {М-1)-го цикла в сумматорах 10 и 11 будут сформированы координаты результирующего вектора. Используя накоп- ленную информацию о величинах f , sign X, sign у, а также значение знакового разряда кода угла sign су , блока 12 управления осуществляет перевод координат результирующего вектора в соответствующую форму и пересылку их по прямым или перекрестным связям, реализуемым мультиплексорами 1 и 2, в регистры 3 и 4 координат. В регистрах 3 и 4 будут содержаться 1 координаты искомого вектора R . Бл&к 12 управления реализован на регистрах 20-22 сдвига, при этом регистр 20 осуществляет предварительную обработку кодов координат, результатов 55 цикла и перевод координат результирующего вектора в координаты искомого. Регистр 21 сдвига управляет выг ji

45

50

моменту поступления первого импульса с генератора единичный сигнал с пер вого выхода регистра 20 воздействуе на блок 27 анализа знаков записи, текущие значения знаков координат, поступившие через входы 37 и 39 из знаковых разрядов сумматоров 10 и 1 Импульсы генератора 26, поступая на синхронизирующий вход регистра 20, осуществляют сдвиг единицы последовательно во второй, третий и т.д. разряды. Импульсы с второго и треть го выходов регистра 20 так же, как первый импульс, организуют работу блока 27 анализа.знаков. На выходах блока 27 анализа знаков к моменту появления импульса с четвертого выхода регистра 20 появятся сигналы sign X;, sign У; и П, первые два си нала через логические элементы И 31 и 32, разрешенные четвертым импульсом, поступают на сумматоры 10 и 11 осуществляя в них в случае необходи мости перевод кодов координат в пря мую форму. Сигнал П управляет положением мультиплексоров 1 и 2, с пом щью которых вьшолняется операция П ремена . Импульс с пятого выхода по выходу 49 осуществляет запись в ре-- гистры 3 и 4 координат содержимое сумматоров. По заднему фронту послед него шестого импульса через выход 4 сбрасываются сумматоры, триггер 24

полнением вычислительного такта,

а регистр 22 сдвига управляет сдвигателями 8 и 9.

Рассмотрим работу блока 12 управления совместно с операционной частью предлагаемого устройства.

Сигнал запуска по шине 18 возбуждает формирователь 19 импульса, генерирующий одиночный импульс, который выполянет следующие действия: начальная установка регистров 20-22 сдвига, в старшие разряды которых записывается единица; запись в сумматоры 10 и 11 кодов координат, поданных на шины 13 и 14, и запись в регистр 5 угла кода угла qi через вход 13 устройства; установка триггеров 23 и 24 в единич- ное положение.

Сигнал с единичного выхода первого триггера 23 опускает генератор 26 импульсов, импульсы с выхода которого чкрез разрешенный сигналом с единич ного выхода триггера 24 логический элемент И 28 поступают на синхронидирующий вход регистра 20 сдвига. К

моменту поступления первого импульса с генератора единичный сигнал с первого выхода регистра 20 воздействует на блок 27 анализа знаков записи, текущие значения знаков координат, поступившие через входы 37 и 39 из знаковых разрядов сумматоров 10 и 11. Импульсы генератора 26, поступая на синхронизирующий вход регистра 20, осуществляют сдвиг единицы последовательно во второй, третий и т.д. разряды. Импульсы с второго и третьего выходов регистра 20 так же, как и первый импульс, организуют работу блока 27 анализа.знаков. На выходах блока 27 анализа знаков к моменту появления импульса с четвертого выхода регистра 20 появятся сигналы sign X;, sign У; и П, первые два сигнала через логические элементы И 31 и 32, разрешенные четвертым импульсом, поступают на сумматоры 10 и 11, осуществляя в них в случае необходимости перевод кодов координат в прямую форму. Сигнал П управляет положением мультиплексоров 1 и 2, с помощью которых вьшолняется операция Перемена . Импульс с пятого выхода по выходу 49 осуществляет запись в ре-- гистры 3 и 4 координат содержимое сумматоров. По заднему фронту последнего шестого импульса через выход 42 сбрасываются сумматоры, триггер 24

станапливается в нулевое положение, (осуществляется циклический сдвиг регистра, при этом единица из шестого азряда поступает в первый, и закан-| ивается цредварительная обработка , одов координат х и у.

Следующий этап заключается.в выполнении тактов.

Так как триггер 24 находится в нулевом положении, то сигнал с его ю нулевого выхода разрешает логический элемент И 29, и теперь импульсы с генератора поступают на синхронизирующий вход третьего регистра 22 сдвига. Сигнал с второго выхода не проходит через запрещенный элемент И 30, и сдвига регистров 3 и 4 не происходит в нулевом такте. Сигнал с третьего выхода устанавливает -триггер 25, высокий уровень с единичного 20 выхода которого по выходу 47 разрешает считывание из блока 7 памяти итерационных констант. Регистр 21 сдвига предназначен для задания реима сдвигателей 8 и 9. Первый вы- 25 ход регистра 21 сдвига устанавливает устанавливает сдвигатели 8 и 9 в режим, когда считываемые из памяти константы без сдвига проходят на вход сумматоров, сигналы же с каждо- зо го последукщего выхода регистра 21 увеличивают сдвиг на р разрядов. Сигнал с пятого выхода регистра 22 по вьгходу 45 управляет суммированием констант, считанных из памяти 7, в сумматорах 10 и 11, По заднему фронту импульса с шестого выхода осуществляется сброс триггера 25, сдвигается регистр 21 и выполняется циклический сдвиг регистра 22, при ко- до тором единица из шестого разряда попадает в первый разряд регистра 22. . Начинается очередной первьш такт.

Единичный сигнал с второго выхода регистра 21 по выходу 50 устанавли- вает сдвигатели 8 и 9 в режимы, при котором они сдвигают константы на р разрядов вправо, одновременно этот же сигнал через логический элемент ИЛИ разрешает элемент И 30, через который сигнал с второго выхода регистра 22 проходит на выход 48 и осуществляет сдвиг регистров 3 и 4 координат на р разрядов влево. В дальнейшем процедура реализации так- 5 та повторяется. Считанные и сдвинутые константы суммируются с содержимыми сумматоров 10 и 11, Регистр 21

сдвигается еще на одну позицию вправо и т.д. После выполнения последнего такта импульс с р-го выхода регистра 21 циклически переписывается в первый разряд, по заднему фронту этого импульса осуществляется че- рез логический элемент ИЛИ 34 установка триггера 24, а также по выходу 51 сдвиг регистра угла 5 на m разрядов влево и увеличение счетчика 6 циклов на единицу.

Блок 12 управления переходит к обработке результ атов цикла. Импульсы с генератора 26 через разрешенный логический элемент И 28 поступают на регистр 20, который осуществляет обработку результатов цикла, аналогично обработке исходных данных. Описанный порядок работы повторяется до завершения последнего (М-1)-го цикла, когда содержимое счетчика 6 цикло.в станет равным (М-1), в этом случае сигнал с выхода счетчика по входу 36 поступает в блок 12 управления, где разрешает логический элемент И 39 и инициирует блок 27 анализа знаков на обработку результатов преобразования с целью определения координат искомого вектора. Данная обработка проводится под управлением регистра 20 и после ее завершения сигнал с шестого выхода регистра 20 через элемент И 33 сбрасывает триггер 23, который в свою очередь блокирует генератор 26 импульсов. Преобразование завершено. Искомый вектор находится в регистрах 3 и 4 координат,

Рассмотрим теперь работу блока 27 анализа знаков, в котором можно выделить два режима: обработка исходного и промежуточных векторов и обработка результирующего вектора. Эти режимы устанавливают сигналы со счетчика 6 циклов.

Нулевой уровень сигнала со счетчика циклов определяет первый режим обработки. Знаки сумматоров 10 и 11 по входам 37 и 39 поступают на входы триггеров 52 и 53, где фиксируются сигналом с первого выхода регистра 20 сдвига по входу 73, Сигналы с единичных выходов триггеров 52 и 53 через мультиплексоры 60 и 61 поступа ют на выходы 76 и 77, Одновременно эти же сигналы поступают на входы мультиплексоров 58 и 59, с помощью которых в случае необходимости выполняется операция Перемена знаков Так как все трипперы в исходном состоянии обнулены, то отсутствие сигнала с триггера 56, предназначенного для формирования значения признака П, устанавливает мультиплексоры 58 и 59.в режим прямой передачи. Сигнал о второго выхода регистра 20 сдвига по входу 74 разрешает логические элементы И 65 и 66, через которые с выходов мультиплексоров 58 и 59 поступают на синхровходы триггеров 55 и 54, предназначенные для формирования значений sign х и sign у. Одновременно эти же сигналы поступают на вход логического элемента ИСКЛЮЧАЩЕЕ ИЛИ 72, формирующего произведение sign х sign У( , выходной сигнал поступает н счетный вход триггера 56. Сигнал; с третьего выхода регистра 20 сдвига в рассматриваемом режиме никак не воздействует на работу блока 27 ана- пизов знаков, так как запрещен нулеПо результатам анализа ос и ij определим П и Ср, которые определяют окончательное значение П и необходи- мость перемены знаков. Заполнение графов Пр и Ср выполнялось следующим образом. Если в графе л в рассматриваемой строке присутствует одно

именная координата, т.е. ог , то выполнять перемену нет необходимости и в графу Пр ставится значение 0. Значение нуля в графе Ср ставится в тех случаях, когда при координатах находятся одноименные знаки. Сравнение графы sign(f и графы у показыкода угла (sign q 1) изменяется на обратное значение sign х. Таким образом, комбинации значений П и sign (р должны быть преобразованы в соответствующие комбинации Пр, ср. Подобное преобразование выполняется на базе

вым сигналом со счетчика 6 циклов. В данном режиме на выходах блока анализа знаков действуют текущие значения sign X; , sign У; и значение Г , которые определяют необходимость перевода кодов координат в прямую форму и выполнение операции Перемена. При обработке результатов циклов блок 27 анализа знаков выполняет действия, при этом в триггерах 55,54 и 56 формируются значения sign х, sign у и П, которые будут использованы при обработке результирующего вектора.

Во втором реткиме блок 27 анализа знака должен сформировать такие значения sign X, sign у к П, используя которые можно было бы найти координаты искомого вектора.

Значения ti и для различных зна- чений П , sign Cf представлены в таблице.

дешифратора 64, на вход которого подаются величины signcf через вход 38 и П с выхода триггера 56. Анализ граф П и Пр показывает, что только во второй и четвертой комбинации происходит изменение П на противоположное, поэтому второй выход дешифратора 64 соединим с установочным входом триггера 56, а четвертый выход соответсвенно с входом сброса. Смена знаков sign х и sign у вьшол- няется мультиплексорами 62 и 63, управления которыми можно осуществить третьим или четвертым выходами дешифратора 64, объединенных логическим элементом ИЛИ 70.

После заверщения последнего (М-1)-го цикла значение счетчика 6 цикла становитсся равным М-1 и на его выходе появляется единичный сиг

111

нал, поступаю1дий в блок 12 управления, и в частности, в котором этот сигнал запрещает логические элементы И 65 и, 66, поступает на один из входов логического элемента И 68 разре- шает элемент И 67 и устанавливает мультиплексоры 60 и 61 в положение, при которых на их выходы пропускаются значения сформированных в процессе преобразования sign х и sign у. Обработка результирующего вектора Е осуществляется первым регистром 20 сдвига. Импульсы с первого и второго выходов регистра, поступающие в блок 27 анализа знаков, не приводят ни к каким действиям. Сигнал с третьего выхода-регистра 20 поступает по входу 75 на один из входов элемента И 68 и, если значение sign q 1, то данный логический элемент срабатыва- ет и через элемент ИЛИ 70 проходит импульс, который опрокидывает триггер 55, т.е. меняет знак sign х на противоположньй. Сигнал с входа 75 проходит также через разрешенный эле мент И 68 на дешифратор 64, инициируя его работу. Четвертый импульс с выхода регистра 20 разрешает перевод кодов в соответствующую форму, пятый импульс осуществляет перезапись со- держимого сумматоров 10 и 11 в регистры 3 и 4, шестой импульс блокирует генератор 26, и преобразование завершается.

Фор м у ла изобретения

Устройство для преобразования координат, содержащее три триггера, два сдвигателя, два сумматор а, блок памяти итерационных констант и блок управления, содержащий генератор импульсов, формирователь импульсов, триггер, три элемента И и элемент ИЛИ, причем выходы коэффициента умножения блока управления соединены с управляющими входами первого и второго сдвигателей, информационные входы которых соединены соответственно с первым и вторым выходами блока памяти итерационных констант, выходы первого и второго сдвигателей соединены, с первыми информационными входами соответственно первого и второго сумматоров, входы сброса, приема, тактирования которых соединены -с группой выходов управления сумматорами блока управления, выходы управления регистрами которого соединены

j ю 15 20 25 30

5

0

5

0

5

7512

с синхронизирующими входами первого и второго регистров, вход записи третьего -регистра соединен с входом угла поворота устройства, отличающееся тем, что, с целью сокращения оборудования за счет устранения необходимости хранения исход- ных данньос со знаковыми разрядами, в

него дополнительно введены два мультиплексора и счетчик, а блок управления содержит три регистра сдвига, два триггера, три элемента И, элемент ИЛИ и блок анализа знаков, причем первые информационные входы первого и второго мультиплексоров соединены с выходами разрядов первого сумматора, вторые информационные входы первого и второго мультиплексоров соединены с выходами разрядов второго сумматора, выходы знаковых разрядов первого и второго сумматоров соединены с «входами величин знаков соответственно абсциссы и ординаты блока управления, выход признака перемены абсциссы и ординаты которого соединен с управляюш 1ми входами первого и второго мультиплексоров, выходы которых соединены с информационными входами соответственно первого и второго регистров, выходы разрядов которых являются выходами соответственно абсциссы и ординаты результирующего вектора устройства, выходы старших разрядов первого, второго и третьего регистров соединены соответственно с первым, вторым и третьим адресными входами блока памяти итерационных констант, вход разрешения выборки к о- торого соединен с выходом управления блоком памяти итерационных констант блока управления, выход управления циклами которого соединен со счетным входом счетчика и входом сдвига тре-

тьего регистра, выход знаковох о разряда которого соединен с входом признака корректировки вектора блока управления, вход задания режима которого соединен с выходом старшего разряда счетчика, выходы разрядов которого соединены с четвертым входом блока памяти итерационных констант, вторые информационные входы первого и второго су1«{маторов соединены соответственно с входами абсциссы и ординаты устройства, причем вход запуска устройства соединен с одноименным входом блока управления, который является входом запуска формирователя

31

импульсов, выход которого соединен с входом установки первого триггера блока управления и первым входом первого элемента ИЛИ блока управления, вьгход первого триггера блока управления соединен с входом запуска генератора импульсов, выход которого соединен с первыми входами первого и второго элементов И блока управления выходы которых соединень с синхрони- зирующими входами соответственно первого и второго регистров сдвига, вторые входы первого и второго элементов И блока управления соединены соответственно с прямым и инверсным выходами второго триггера блока управления, входы установки и сброса которого соединены соответственно с выходом первого элемента ИЛИ блока управления и выходом младшего разря- .да первого регистра сдвига, выходы млaдшиx разрядов первого, второго и третьего регистров сдвига соединены с входами старших разрядов этих регистров, входы записи в старший раз- Зэяд первого, второго и третьего ре- ггистров сдвига соединены с шиной .логической единицы, входы стробиро- вания записи начальных значений пер- :вого, второго и третьего регистров соединены с выходом формирователя импульсов, второй вход первого элемента ИЛИ блока управления соединен с выходом младшего разряда регистра сдвига и выходом управления циклами блока управления, выходы старпшх разрядов второго регистра сдвига соединены с выходами величины сдвига блока управления, выходы разрядов

с второго по р-1 (р - число тактов) соединены с входами .второго элемента ИЛИ блока управления, выход которого соединен с первым входом третьего элемента И блока управления, выход которого соединен с выходом сдвига группы выходов управления регистрами блока управления, второй вход третьего элемента И блока управления соединен с выходом второго разряда третьего регистра сдвига, выходы третьего и младшего разрядов третьег регистра сдвига соединены с входами соответственно установки и сброса третьего триггера блока управления, выход младшего разряда третьего ре гистра сдвига соединен с синхронизирующим входом второго регистра сдвига, вьсход третьего триггера блока

:.

5 10 15 20 5 0 5

0

5

7.514

управления соединен с выходом управления блоком памяти итерационных констант блока управления, выход управления вводом кода угла которого соединен с выходом формирователя импульсов и выходом приема группы выходов управления сумматорами, выход пятого разряда третьего регистра сдвига соединен с выходом тактирования группы выходов управления сумматорами, вход сброса которой соединен с выходом младшего разряда первого регистра сдвига, выходы преобразования абсциссы и ординаты группы выходов управления сумматорами блока управления соединены с выходами соответственно четвертого и пятого элементов И блока управления, первые входы которых соединены с выходами величин знаков соответственно абсциссы и ординаты блока анализа знаков, выход признака перемены абсциссы и ординаты которого соединен с одноименным выходом блока управления, первый, второй и третий тактирующие входы блока анализа знаков соединены с выходами соответственно первого, второго и третьего разрядов первого

регистра сдвига, выход четвертого разряда которого соединен с вторыми входами четвертого и пятого элементов И блока управления, выход пятого разряда первого регистра сдвига соединен с выходом записи группы выходов управления регистрами блока управления, выход младшего разряда первого регистра сдвига соединен с первым входом шестого элемента И, второй вход которого соединен с входом признака задания режима блока управления, являющимся одноименным входом блока анализа знаков, входы величин знаковых разрядов абсциссы и ординаты и вход признака корректировки блока управления являются одноименными входами блока анализа знаков, причем блок анализа знаков содержит, шесть триггеров, шесть мультиплексоров,

дешифратор, четные элемента И, два элемента ИЛИ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, причем входы величин знаков абсциссы и ординаты блока анализа знаков соединены с информационными входами первого и второго триггеров блока анализа знаков, синхронизирующие входы которых соединены с первым тактирующим входом блока анализа знаков, выход первого триггера блока

.анализа знаков соединен с первыми информационными входами первого, второго и третьего мультиплексоров блока анализа знаков, выход второго триггера которого соединен с первым информационньм входом четвертого мультиплексора и с вторыми информационными входами первого и второго мультиплексоров блока анализа знаков, выходы первого и второго мульти- ю третьим тактовым входом этого блока,

плексоров блока анализа знаков соединены с первыми входами соответственно первого и второго элементов И блока анализа знаков, вторые и третьи инверсные входы которых соединены соответственно с вторым тактовьм входом и входом признака задания режима блока анализа знаков, выходы первого и второго элементов И-которого соединены соответственно с первым и вторым входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы первого и второго элементов И блока анализа знаков соединены соответственно с первым входом первого элемента ИЛИ и счетным входом третьего триггера блока анализа знаков, выход первого элемента ИЛИ которого соединен со счетным входом четвертого триггера блока анализа знаков, выход третьего триггера которого соединен с первыми информационными входами пятого и шестого мультиплексоров блока анализа знаков вторые информационные входы пятого и шестого мультиплексоров которого соединены с выходом четвертого триггера блока анализа знаков, выходы пятого и шестого мультиплексоров которого соединены с вторыми информационными входами соответственно третьего и четвертого мультиплексоров блока анализа знаков, выходы которых являются выходами величин знаков соответственно абсциссы и ординаты.

управляющие входы третьего и четвертого мультиплексоров блока анализа знаков соединены с входом задания режима этого блока, с первыми входами третьего и четвертого элементов И блока анализа знаков, второй вход третьего элемента И блока анализа знаков соединен с вторым входом четвертого элемента И блока анализа знаков и с

вход признака корректировки вектора которого соединен с третьим входом четвертого элемента И блока анализа знаков, выход четвертого элемента И соединен с вторым входом первого элемента ИЛИ блока анализа знаков, выход третьего элемента И блока анализа знаков соединен с входом разрешения работы дешифратора, первый вход которого соединен с входом признака корректировки вектора блока управления, второй вход дешифратора соединен с выходом пятого триггера блока анализа знаков и управляющими входами первого и второго мультиплексоров этого блока, второй и четвертый выходы дешифратора соединены соответственно с входами установки и сброса пятого триггера блока анализа данных, синхронизирующий вход триггера соединен

с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход пятого триггера блока анализа знаков соединен с выходом признака перемены абсциссы и ординаты этого блока, третий и четвертый выходы дешифратора соединены, с входами второго элемента ИЛИ блока анализа знаков, выход второго элемента ИЛИ этого блока соединен с-входом установки шестого триггера, прямой выход которого соединен с управляющими входами пятого и шестого мультиплексоров блока анализа знаков.

Фиг. ;

Ф(

КЮ,П

7 V 9

ро С о .6 KS

Фиг.З

oj S npploM к адоонгле

Фи{.(

Составитель С.Куликов

Редактор Н.Слободяник Техред Л.Сердюкова Корректор В.Бутяга

Заказ 4721/52Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. А/5

Sj So -SmopofiKiaffflOHme .KO

/ A. i// off

SJKmpemben нбаЗранте

-

t.RK

e) S четберптоп кбадранте -

V IfnПроизводственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4

Изобретение может быть применено в специализированных вычислителях при обработке, измерении и преобразовании координат вектора. Устройство позволяет снизить затраты, оборудования. В предлагаемом устройстве предложен алгоритм обработки итерационных выражений преобразования, заключающийся в повороте вектора в первом квадранте плоскости. В результате объем памяти снижается в 8 раз. Устройство для преобразования координат содержит первый и второй мультиплексоры, первый, второй и третий регистры, счетчик, блок памяти итерационных констант, первый и второй сдви- гатели, первый и второй сумматоры, блок управления, входы абсциссы и ординаты устройства, вход угла поворота устройства, выходы абсциссы и ординаты результирующего вектора, вход запуска. Путем введения нового алгоритма обработки знаковых разрядов блоком управления удалось значительно снизить объем памяти итерационных констант. 4 ил., I табл. i (Л С to ел 11 vj 01