Формирователь импульсных последовательностей Советский патент 1988 года по МПК H03K3/64 

«

(Л

Изобретение может быть использовано в приборах автоматики, в частности для формирования точных временных интервалов с помощью импульсных последовательностей. Формирователь содержит генератор 1 импульсов, счетчик 2 импульсов, блок 3 сравнения кодов, программный блок 4, элемент И 8 и триггеры 9 и 10. Введение элемента 7 задержки и образование новых функциональных связей повышает быстродействие устройства, т.е. позволяет формировать как различные временные интервалы в соответствии с программой, так и равные временные интервалы без участия программного блока. 2 ил.

4

о

05

4;

00

фуг.7

Изобретение относится к импульсной технике и может быть использовано в приборах автоматики, измерительной техники, в частности для формирования точных временных интервалов с помощью импульсных последовательностей.

Цель изобретения - повышение быстродействия устройства.

На фиг. 1 изображена блок-схема формирователя импульсных последовательностей; на фиг. 2 - временные диаграммы, поясняющие его работу.

Формирователь импульсных последовательностей содержит последовательно соединенные генератор 1 импульсов, счетчик 2 импульсов, блок 3 сравнения кодов, программный блок 4, включающий регистр 5 памяти и блок 6 управления, и последовательно соединенные элемент 7 задержки, элемент И 8, первый триггер 9, второй триггер 10, выходную щину 11.

Устройство имеет возможность работать в двух режимах. Первый режим - формирование импульсных последовательностей с произвольными временными интервалами между импульсами, что требует циклического обращения к программному блоку для формирования необходимых выходных кодов, второй режим - формирование импульсных последовательностей с равными временными интервалами между импульсами, что требует однократного обращения к программному блоку для формирования выходного кода.

Во втором режиме устройство работает следующим образом.

Перед началом работы триггеры 9 и 10 устанавливаются в нулевое состояние. Блок б управления формирует выходной код, который записывается в регистр 5 памяти. Младшие N-1 разряды кода определяют значения временного интервала, а N-ый разряд кода, который определяет режим работы устройства (фиг. 2г), установлеп в единичное состояние.

Выходные импульсы генератора опорных импульсов 1 (фиг. 2 е) поступают на счетный вход счетчика импульсов 2. При совпадении кодов счетчика 2 импульсов и регистра 5 памяти на выходе блока 3 сравнения появляется импульс. Блок 3 сравнения при больщой разрядности входных кодов содержит больщое количество логических элементов. В этом случае возникает возможность появления ложных импульсов («врезок) на его выходе (фиг. 2а). Выходной сигнал блока 3 поступает на вход элемента задержки 7, где он задерживается на время At, превышающее длительность «врезок (фиг. 2 б).

Сигналы с выхода блока 3 (фиг. 2а) и выхода элемента 7 задержки логически умножаются элементом И 8 (фиг. 2в). Таким образом, на выходе элемента И 8, а также и на выходной щине 11 устройства ложные им

пульсы («врезки) отселектированы. Выходной сигнал элемента И 8 (фиг. 2 в) поступает также на С-вход триггера 9 и передним фронтом записывает «1 (фиг. 2 г) в этот

триггер (фиг. 2 д). По очередному импульсу с выхода генератора 1 ( фиг. 2 е) «1 с выхода триггер 9 записывается в триггер 10, на инверсном выходе которого появляется состояние «О (фиг. 2 ж).

Сигнал с инверсного выхода триггера 10

обнуляет триггер 9. Это состояние «О следующим импульсом генератора 1 записывается в триггер 10 и восстанавливает единичное состояние инверсного выхода этого триггера. Таким образом, на инверсном выходе триггера 10 формируется импульс обнуления, жестко засинхронизированный по времени и длительности сигналом генератора 1. Сформированный сигнал обнуления обеспечивает надежный сброс счетчика 2 и.м- пульсов. Выходной сигнал формирователя

импульсных последовательностей внутри устройства поступает также на вход программного блока 4. Счетчик 2 импульсов после обнуления начинает снова подсчет входных импульсов, т.е. начинается формирование следующего временного интервала. В этом режиме блоком 6 осуществляется подсчет количества сформированных временных интервалов без изменения содержимого регистра 5.

Включение первого режима работы производится программным блоком 4 путем записи в N-ый разряд регистра 5 памяти состояния (фиг. 2 г). Формирование сигнала равенства кодов на выходе блока 3 производится аналогично второму режиму. Аналогично производится формирование выходного сигнала элемента И 8 (фиг. 2 и). Этот сигнал поступает на С-вход триггера 9. Так как на D-входе триггера 9 состояние «О (фиг. 2 г) и он находится в нулевом состоянии, то его переключения не

, происходит. Таким образом, формирование импульса принудительного обнуления счетчика 2 не производится. Сигнал с выхода устройства поступает на вход программного блока 4. При этом блок 6 управления формирует новое значение кода и заносит его в регистр 5 памяти. Начинается формирование нового временного интервала.

Таким образом, данное устройство позволяет формировать как различные временные интервалы в соответствии с программой

(режим 1), так и равные временные интервалы без участия программного блока, что обеспечивает большее быстродействие устройства в этом режиме (режим 2).

Формула изобретения

Формирователь импульсных последовательностей, содержащий программный блок, выходы которого соединены с первыми входами блока сравнения кодов, выход которого через элемент И подключен к С-входу первого триггера, а вторые входы блока сравнения, кодов соединены с выходами счетчика импульсов, счетный вход которого подключен к выходу генератора импульсов и С-входу второго триггера, выход которого соединен с входом сброса счетчика импульсов, отличающийся тем, что, с целью повыа

k I1

ППППППППП nnt

ж

шения быстродействия, в него введен элемент задержки, вход и выход которого соединены соответственно с первым и вторым входами элемента И, выход которого подключен к входу программного блока, дополнительный выход которого соединен с дом первого триггера, выход и которого подключены соответственно к D-входу и выходу второго триггера.

k I1

г

k

J

t

фи.е.2