Устройство для передачи сигналов с дельта-модуляцией Советский патент 1988 года по МПК H04L17/02 

ьо

о

05 1 N3

Изобретение относится к технике передачи сообщений. Цель изобретения - сокращение полосы канала передачи. Устр-во содержит вычитающий блок 1, двоичный модулятор 2, интегратор 3, синхронизатор 4, делитель частоты 5, блок 6 стробирования, вентили 7, 8, 9, элемент НЕТ 10, триггер 11, умножитель частоты 12, элемент И 13. В устр-во введены переключающий блок 14, двоичный кодер 15, блок 16 задержки и элемент ИЛИ 17. Дельта-поток Z с выхода двоичного модулятора 2 через переключающий блок 14 поступает на вход блока 16 задержки. С выхода блока 16 дельта-поток, пройдя элемент ИЛИ 17, подается в канал передачи. За время , пока дельта- поток не появился на выходе блока 16, проис ходит вывод в канал передачи /(-разрядного двоичного числа из двоичного кодера 15 с частотой равной основной частоте синхронизации f. На приемной стороне принятое Л -разрядное двоичное число преобразуется в Л импульсов в декодере, который подключается к каналу передачи на время процесса коррекции. 1 ил.

Ю

Изобретение относится к технике передачи сообщений и может быть использовано в системах связи, радиотелеметрии и телевидения.

Цель изобретения - сокращение полосы канала передачи.

На чертеже представлена структурная электрическая схема предлагаемого устройства.

Устройство для передачи сигналов с дельта-модуляцией содержит вычитающий блок 1, двоичный модулятор 2, интегратор 3, синхронизатор 4, делитель 5 частоты, блок 6 стробирования, первый, второй и третий вентили 7, 8 и 9, элемент НЕТ 10, триггер 11, умножитель 12 частоты, элемент И 13, пере- ключающий блок 14, двоичный кодер 15, блок 16 задержки и элемент ИЛИ 17.

Устройство работает следующим образом.

Исходный сигнал S подается на первый вход первого вентиля 7, с выхода которого он поступает на вход вычитающего блока 1, соединенного с двоичным модулятором 2. В вычитающем блоке 1 осуществляется формирование сигнала разности / между исходным сигналом S и сигналом аппроксимации S, вырабатываемым интегратором 3. Раз- ностный сигнал поступает в двоичный модулятор 2, где в соответствии со знаком этого сигнала формируется последовательность Z импульсов «1 и «О, несущих информацию о приращениях исходной функции в тактовых точках. Эта последовательность про- ходит в канал передачи и поступает на вход интегратора 3.

Работой системы управляет синхронизатор 4, импульсы основной частоты f которого определяют тактовые точки или моменты квантования.

С выхода делителя 5 частоты на вход блока 6 стробирования подаются короткие импульсы, период следования которых соответствует периодичности процесса коррекции. Блок 6 стробирования вырабатывает кратковременное управляющее напряжение, подаваемое одновременно на триггер И и на параллельно соединенные вторые входы первого, второго и третьего вентилей 7, 8 и 9. Первый вентиль 7 при подаче управляющего напряжения снимает исходный сигнал с входа вычитающего блока 1, а второй вентиль 8 закорачивает этот вход, обеспечивая нулевой сигнал на входе вычитающего блока 1. Одновременно третий вентиль 9 закорачивает выход интегратора 3, обеспечивая равенство нулю аппроксимирующего на- пряжения.

При наличии выходного сигнала блока 6 стробирования триггер 11 формирует напряжение, подаваемое одновременно на вторые входы элемента НЕТ 10 и элемента И 13. При этом элемент НЕТ 10 отключает выход синхронизатора 4 от двоичного модулятора 2 прекращая формирование дельта-символов на основной частоте синхронизации /, а эле

5

0 5 О

5

д 0

5

0

мент И 13, в свою очередь, обеспечивает прохождение на двоичный модулятор 2 синхросигналов с выхода умножителя 12 частоты.

При снятии сигнала -блока 6 стробирования на вход вычитающего блока 1 через первый вентиль 7 подается исходный сигнал, второй и третий вентили 8 и 9 разрывают соответствующие цепи короткого замыкания, и на выходе двоичного модулятора 2 в соответствии с механизмом дельта-модуляции формируется последовательность импульсов- «1, следующих с частотой, превыщающей в п раз основную частоту синхронизации f.

Эта последовательность поступает на информационный вход переключающего блока 14. При поступлении на его управляющий вход напряжения с выхода триггера 11 импульсы с выхода двоичного модулятора 2 поступают на вход двоичного кодера 15, где количество импульсов подсчитывается, кодируется двоичным /(-разрядным числом и затем это число посылается в канал передачи через элемент ИЛИ 17 с частотой следования символов, равной основной частоте синхронизации /. По истечении заданного и заранее определенного числа N тактов процесса коррекции, где , на счетном выходе двоичного кодера 15 появляется импульс, переводящий триггер 11 в первоначальное состояние. Это приводит к прекращению подачи в двоичный модулятор 2 синхросигналов с увеличенной частотой через элемент И 13 и возврату всей системы в основной режим, в котором в двоичный модулятор 2 через элемент НЕТ 10 поступают тактовые импульсы на основной частоте от синхронизатора 4, а дельта-поток Z с выхода двоичного модулятора 2 через переключающий блок 14 поступает на вход блока 16 задержки. Далее с выхода блока 16 дельта-поток, пройдя элемент ИЛИ 17, подается в канал передачи. За время ./l пока дельта-поток не появился на выходе блока 16 задержки, происходит вывод в канал передачи /(-разрядного двоичного числа из двоичного кодера 15 с частотой, равной основной частоте синхронизации f.

ia приемной стороне (не показана) принятое /(-разрядное двоичное число преобразуется в N импульсов в декодере, который подключается к каналу передачи на время процесса коррекции.

Формула изобретения

Устройство для передачи сигналов с дельта-модуляцией по авт. св. № 577695, отличающееся тем, что, с целью сокращения полосы канала передачи, в него введены блок задержки, двоичный кодер, переключающий блок и элемент ИЛИ, к входам которого подключены выход блока задержки, вход которого соединен с первым выходом пере142067234

ключающего блока, и информационный вы-входу переключающего блока, информацион- ход двоичного кодера, счетный выход кото-ный вход и второй выход которого соединены рого подключен к второму входу триггера,соответственно с выходом двоичного моду- выход которого подключен к управляющемулятора и входом двоично1-о кодера.