Цифровой фильтр с линейной дельта-модуляцией Советский патент 1988 года по МПК H03H17/06 H03M3/02 

сриг.1

11

Изобретение относится к вычислительной технике и может быть использовано в устройствах обработки случайных процессов.

Цель изобретения - повышение быстродействия цифрового фильтра.

На фиг, 1 показана функциональная схема цифрового фильтра с линейной дельта-модуляцией; на фиг, 2 - временные диаграммы, поясняющие его работу.

Цифровой фильтр с линейной дельта модуляцией содержит блок 1 оперативной памяти, мультиплексор 2, элемент ИСКЛЮЧАЮЩЕЕ И.ТО 3, распределитель k импульсов, первый и второй реверсивные счетчики 5, 6, первый, второй и третий сумматоры 7, 8 и 9, генератор 10 импульсов, первый и второй счет- чики 11, 12, блок 13 постоянной памяти, формирователь 14 импульсов, первьй, и BTopopf буферные регистры 15 и 16, nephbtfi и второй накапливающие сумматоры 17, 18 и формирователь 19 переднего фронта. Формирователь 14 иьтульсов выпопнен на первом и втором элементах 20, iJlH-HE 20 и 21, элементе ИЛИ 22, элементе НЕ 23 На фиг, 1 обозначены вход 24 и выходы 25 цифро вого фильтра.

Выходы второго реверсивного счетчика 6 при подключении к сумматору 8 смещены на один разряд в сторону старших разрядов ао отношению к выходам первого реверсивного счетчика э, при этом на мЛадщий разряд вторых лходов сумматора 8 подается сигнал Э, В результате при поступлении игг пульса на тактовый вход счетчика 5 пыходной код сумматора 8 изменяется в зависимости от управляющего сигнала на +1, а при поступлении импулъг- на тактовый вход счетчика 6 - на

+ 2,

1л-ифровой фильтр с jniHCJ iHoA дельтс модуляцией работает след},по1цим образом.

Алгоритм работы цифрового фильтра с линейной дельта-модуляцией может быть описан двумя раэныьш способами,

Способ первый. В двух последовательных интервалах дискретизации имеет место

м-(

V.

.(1)

-о м-1

Ч У.., е

(М

(V)

(2)

192

Суммируя вьфажения (1) и (2), получим

vч--v. e |:e ;:e

,M-t,

+ 5 е n-m-1 m „.,,6,.,.

mio

Проведем замену га i-1 и ним полученные суммы

v.vV, .( -ej;) ..,.

Перенесем ., в первую правую часть и введем дополнительные члены импульсной характеристики е.Ал 0.

Тогда можно записать м

. ,1

.. 2:e vr --Vn.,. (3)

где st at,- , ; e 0;

(.1

l ef-l, 1, i 0, M-1;vVo 0.

В выражении (3) коэффициенты S- могут принимать значения О, j+;1, +2. И так как в импульсной характеристике цифрового фильтра с линейной дельта-модуляцией большое количество рядом расположенных коэффициентов противоположны -е , о г.

ветствующие значения S, равны Hynso, что позволяет резко (примерно н-апо- ловину) уменьшить количество умнож ; НИИ и суммирований в выражении (3),

Второй способ. Для этого проведем вычитание выражения (2) из (1)

V-vV,.,

М-2

(Ч n-m- 1

Ch) Ui (Kl

е .,,- е

h- М 1л-

После преобразований получим

М

1V (х) „ CKi1

V УП -en-i R -, .

50

гд, R | e , 0;

1М

Vel-1, 15, i О, М-1; О,

Значения RJ также могут принимаг;. значения О, ь 1, 2, и так как в иь- пульсной характеристике цифрово о фильтра с линейной дельта-модуляцией .имеются монотонные участки. т,е, соответствующие значения R , О, эт

3142 i119

позволяет уменьшить количество умножений и суммирований в (4), т.е. увеличить быстродействие фильтра.

Выходной сигнал фильтра в формате ймпульсно-кодовой модуляции имеет вид

УП

f:l К 1 niiP

(hi

k-m m

где е

, lj ;

Lj , M-1- весовые коэффициенты в формате дельта-модуляции (ша: Сц,.„ г 2 и т.д Если, например, 5,., О, то по втор му адресу в блоке 13 должно быть tfvi

ги квантования импульсной характери- ,5 писано значение , с ближайпшм

стихи цифрового фильтра);

jLjjJ , К: О - входная последова-

г7 2, соответствукнцее ненулевому значению в последовательностях Is или {К7.

тельност

ьность.( L 1 f с 1

Последовательности П. m |l. ) представляют собой коди1)оилнные последовательности шагов квантования соответствуюп(их величин и представлены в формате линейной дельта-модуляции.

Обычно вычисления в формуле (1) разделяются на три последовательных

тапа:

vS.

У;

M-I

Гп-.В 1

е к - m

Чу

к

V,.

Такое представление позволяет упростить вьмисления выходного сигнала фильтра. Однако вычисление по (6)

Перед началом фильтрации необходимо провести обнуление счетчиков 5, 6, регистров 15, 16 и накапливчю- сумматоров 17, 18. При этом на выходах 25 фильтра устанавливается нулевое значение выходного сигнала. Такое обнуление необходимо также про водить при случайных сбоях, например питания, чтобы предотвратить накопление ошибок в выходном сигнале

значения свертки v y. требует в каж- фильтра. В блок 2 оперативной памя

Г М - 1

с М

Г 1

Р

: у:1ьтате индексная последовательность имеет вид г О, М, М-1,..., 1. Запись в блок 13 производится подряд по возрастающим индексным номерам

10

соответствующим только ненуле- BhiM чначениям в s j или R ., начиная с нулевого адреса. Причем по нулевому адресу в блоке 13 будет записано зна 1; по второму

; по первому: L .. , г

т(Ь)г,

: Сц,.„ г 2 и т.д. Если, например, 5,., О, то по второму адресу в блоке 13 должно быть за- tfvi

,5 писано значение , с ближайпшм

20

г7 2, соответствукнцее ненулевому значению в последовательностях Is . или {К7.

При такой записи каждое выходное слово блока 13 разбито на два поля. В поле, соответствующее первому выходу блока 13 Записывается индекс г, а в поле, соответствующее второму выходу, - однобитовое 31.чче){ие I-, . 25 Всего используется N ячеек памяти.

Перед началом фильтрации необходимо провести обнуление счетчиков 5, 6, регистров 15, 16 и накапливчю- сумматоров 17, 18. При этом на выходах 25 фильтра устанавливается нулевое значение выходного сигнала. Такое обнуление необходимо также проводить при случайных сбоях, например питания, чтобы предотвратить накопление ошибок в выходном сигнале

30

Изобретение относится к вычислительной технике. Его использование в устройствах обработки случайных процессов позволяет повысить быстродействие цифрового фильтра. Цифровой фильтр с линейной дельта-модуляцией содержит блок 1 оперативной памяти, мультиплексор 2,, реверсивный счетчик 5, сумматор 7, генератор 10 импульсов, счетчикки 11, 12, блок 13 постоянной памяти, формирователь 14 и myльcoв и накапливающие сумматоры 17, 18. Введение элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3, распределителя 4 импульсов, реверсивного счетчика 6, сумматоров 8, 9, буферных регистров 15, 16 и формирователя 19 переднего фронта обеспечивает вычисление выходного сигнала в формате импульсно-кодовой модуляции за меньшее, чем в прототипе, время за счет того, что в блок 13 постоянной памяти записываются только ненулевые значения импульсной характеристики цифрового фильтра с соответ- ствующими индексами. 1 з.п. ф-лы, 2 ил. с (Л

дом интервале дискретизации входного сигнала проведения всех М умножений и суммирований, что является существенным недостатком прототипа, снижающим его быстродействие.

В рассматриваемом цифровом фильтре перед записью в блок 13 постоянной памяти весовых коэффициентов импульсной характеристики фильтра все N ненулевых значений в последовательностях fS , или R , приводятся к формату линейной дельта-модуляции

(S - ,

где К 1 для , для i 1, М-1 .

В блок 13 записываются только.значения последоватг-льностей L . L(;;)BMecTP со своими индексами

К л

JU- зетствуюпшми индексам

или R ..

ненулевых значении в Индексы последних формируются следующим образом: i 0; S , - г М,

0

5

ти, куда должны записываться шаги квантования входного сигнала, при этом заносится нулевое значение сигнала, т.е. последовательность (0,1). Примем для определенности, что в блоке 13 памяти записана последова- тельность iLjjJ , i О, N-1, т.е. вычисление отсчета выходного сигнала фильтра проводится по формулам (3) и (5).

Генератор 10 импульсов генерирует непрерывную последовательность импульсов (фиг. 2а) с частотой f NT , кратной частоте дискретизации Т входного сигнала, где N - число ненулевых членов в последовательности S ; 1. Эти импульсы поступают на вход счетчика 11 и тактовый вход распределителя 4. Выходные сигналы счетчика 11 поступают на входы блока 13 памяти и на входы формирователя 14 импульсов. По коду, соответствующему выходному сигналу счетчика 11, с пе0

5

вых выходов блока 13 памяти на входы первого сумматора 7 считьшается последовательность индексов (rj, начиная с нулевого адреса блока 13.

В конце каждого периода дискретизации Т (после поступления импульсов с генератора 10) счетчик 11 генерирует импульс переноса, переводящий счетчик 12 в следующее положе-iние. Счетчик 12 считает по модулю М+1. Его выходной сигнал поступает на другие входы первого сумматора 7, суммирующего коды по модулю М+1, на выходах сумматора 7 формируется сигнал, поступающий на адресные B:SO- ды блока 1 памяти.

Датьта-модулированная последовательность шагов квантования b,|J }, п О входного сигнала фильтра в виде Ъ с входа 2 фильтра поступает одновременно на первые входы блока 1 памяти и мультиплексора 2. По нулевому значению выходного кода счетчика 11 формирователь 14 импульсов генерирует импульс (фиг. 26), поступающий на управляющие входы блокот 1 и 2 и вход формирователя 19 переднего фронта. При наличии этого сигнала блок 1 памяти находится в режим

записи, а мультиплексор 2 передает

()fl

входной сигнал L р на первый вход элемента ИСКЛЮЧАЮиЩЕ ИЛИ 3. При отсутствии указанного импульса блок 1 памяти находится в режиме чтения, мультиплексор 2 передает сигнал с его вы- хода на первый вход элемента 3. Кроме того, по переднему фронту этого импульса (момент t;) обнуляются счетчики 5 и 6 (фиг о 2г) .

Пусть в п-м периоде дискретизации состояние счетчика 12 равно j п- mod(M+1),.jеСо, М. Тогда значение L записывается в j-ю ячейку блока 1 памяти, а на первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 поступают в цикли- ческом порядке N значения , К J,..., М, 0,...,j-1; причем номера индексов k формируются сумматором 7 как сумма индексов т ненулевых значений последовательности IS j J, считываемых с первых выходов блока 13 памяти и значения выходного кода счетчика 12: k (j+r)mod(M+1).

На второй вход элемента 3 за период дискретизации синхронно с l- поступают в циклическом порядле с второго выхода блока 13 все элементы последовательности L j j, i О, N-1.

ц

5

0

1196

Результат перемножених L. & L nofia- ется на управляющие направлением счета входы счетчиков 5 и 6, которые изменяют свое состояние по заднему фронту и myльcoв, поступающих на -их тактовые входы.

Формирователь f i при состоянии счетчика 11, равном О и 1, формирует сигнал (фиг. 2в), который является управляющим для распределителя 4. При наличии этого сигнала импульсы с генератора 10 поступают через распределитель 4 на тактовый вход счетчика 5, а при отсутствии - на второй тактовый вход счетчика 6. Поэтому в первом случае сумматор 8 изменяет в каждом периоде T/N свое состояние на +1, а во втором случае - на +2, С учетом того, что управляющим сигналом счетчиков 5 и 6 является произведение L Ф L , в конце периода дискретизации Т (после поступления N тактовых импульсов) на выходах сумматора 8 формируется значение суммы

iro

(

,U) h-,

Регистры 15, 16 совместно с сумматором 9 предназначены для формирования значения v у . Это происходит следующим образом.

По пepeднe гy фронту импульса (фиг. 2б) в регистр 16 записывается

выходное значение сумматора 9, т.е. i

V У

П-1

а в регистр 15 - значения

выходного сигнала сумматора В, после чего счетчики 5 и 6 обнуляются. Сумматор 9 из значения выходного сигнала- сумматора 8 вычитает сигнал v у ,., , который для этого преобразуется на вькоде регистра 16 в свое дополнение. Время выполнения суммирования в блоке 9 не превышает T/N, поэтому по заднему фронту импульса (фиг. 26) сформированное сумматором 9 значение V у,, записьшается в накапливающий сумматор 17, где суммируется с пре- дьи1ущим значением v у., , в результате чего на выходе блока 17 формируется значение vY .

По очередному переднему фронту сигнала (фиг. 26) в накапливающий сумматор 18 записывается значение выходного сигнала блока 17, которое суммируется с храняющимся в блоке 18 значением У п-« в результате чего формируе тся выходной сигнал цифрового

фильтра в формате импульсно-кодовой модуляции у, который подается га выходы 25 фильтра

Аналогично работает фильтр при записи в блок 13 памяти последова- тельности LR,-, i О, N-1. В этом случае сигнал ., на выходе регистра 16 не преобразуется в свое дополнение, а блок 9 суммирует значе- ние выходного сигнала блока 8, равное м

V D (1З

R i е „., , с значением v у., , в результате чего формируется т.е. вычисления соответствуют форму- лам (4) и (5). Дальше работа фильтра происходит аналогично.

Формирователь 12 переднего фронта предназначен для обнуления счетчиков 5 и 6. Запись в регистр 15 значе1гая вькодного сигнала блока 8 производится по переднему фронту импульса (фиг. 2б), поэтому включение формирователя 19 по ;воляет провести обнуление блока 8 после указанной записи, т.е. разде-лить эти операции во времени.

Таким образом, вычисление выходного сигнала цифрового фильтра с де- ль та-модуляцией У в формате им- пульсно-кодовой модуляции с промежуточным вьпислением значений 7 v,

vy может быть проведено за меньшее время, чем с М умножениями и суммированиями, что позволяет увеличить быстродействие фильтра.

Формула изобретения 1. Цифровой фильтр с линейной

дельта-модуля1Д1ей, содержащий мультиплексор, первый реверсивный счетчик, генератор HNmy.Tbcoa, выход которого соединен с входом первого счетчика, выходы разрядов которого подключены к входам блока постоянной памяти, вы- чод переполнения первого счетчика ииединен с входом пгорого счетчика, вьосоды которого с. единены с первыми входами первого сумматора, выходы которого подк:; Чены к адресным входам Злока оператирной памяти, формирователь импульсов, первый выход которого соединен с входям т синхронизации пер- и второго накшпивающргх. сут ато-- v;--- r, -огу/дм г орсого накапливающего ; . Т гме : мп ны с иьгформациокныюЕ чходами з -орг.го иакэ(шиваю1цего сум- iTopa, V т л и а ю 1Д и и с г. тем,

р

n 5

-

Г)

5

к

0

198

что, с целью повьппения быстродействия цифрового фильтра, в него введены распределитель импульсов, второй реверсивный счетчик, второй и третий сумматоры, первый и второй буферные регистры, формирователь переднего фронта и з -эмент ИСКЖ) 11ПИ, вы- ход которого подключен к управляющим входам первого и второго ревер- сив -ых счетчиков, выходы которых соединены соответственно с первым, и вторыми соответствующими входами второго сумматора, выходы которого соединены с информационными входами первого Ьуферного регистра, вход синхронизации которого объединен с входом синхронизации второго буферного регистра, входом формирователя переднего фронта, упрактяющими входами мультиплексора и блока оперативной памяти и подключен к первому выходу формирователя импульсов, входы которого подключены к выходам одноименных разрядов первого счетчика, второй выход формирователя импульсов, соединен с управляющим входом распределителя им- пульсов, тактовый вход которого подключат к выходу генератора импульсов, первьпЧ и второй выходы распределителя импу:1ьсов соединены с тактовыми входами соответственно первого и второго реверсивных счетчиков, выход формирователя переднего фронта полк.пючен к входам обнуления первого и второго реверсивных счетчиков, выход блока оперативной памяти соединен с первым информационньш входом мультиплексора, второй информационный вход которого обьединен. с информационным входом блока оперативной памяти и является входом цифрового фильтра, выход мультиплексора соединен с первым входом элемента ИСКЛЮЧАВДЕЕ ИЛИ, первые и второй выходы блока постоянной памяти подключены соответственно к вторьпч входам перв- го сумматора и второму входу элемента ИСКЛЮЧАЮЩЕЕ 11ПИ, выходы первого и второго буферных регистров соединены соответственно с первыми и вторыми вхолями третьего сумматора, выходы которого подключены к информационным входам второго буферного регистра и первого накапливающего сумматора, ЕЬКОДМ второго накапливающего сумматора являются выходами цифрового фильтра.

9142Д

импульсов выполнен на элементе ИЛИ, элементе НЕ и элементах ИЛИ-НЕ, первый вход первого элемента ИЛИ-НЕ объединен с входом элемента НЕ и является первым входом формирователя, выход элемента НЕ соединен с первым входом второго элемента ИЛИ-НЕ, выход которого соединен с первым входом элемента ИЛИ, второй - k-й входы

1910

вого и второго злеме. ITJB ИЛИ-НЕ (k - разрядность первого счетчика) соответственно объединены и являются одноименными входами формирователя, выход первого элемента ИЛИ-НЕ подключен к второму входу элемента ИЛИ И является первьп выходом формирователя, выход элемента ИЛИ является вторым выходом формирователя.

дуй г. 2