Устройство для ввода аналоговой информации Советский патент 1988 года по МПК G06F3/05 

(Л

выме

и1

to сл

О5 4

NJ

ьпуск

1

2,3, управляемый делитель частоты 4, элемент И 5, генератор импульсов 6 два счетчика 7,8, блок оперативной памяти (ОЗУ) 9, делитель частоты 10 с переменным коэффициентом деления, сумматор 11, компаратор 12, элемен г ИЛИ 13, триггер 14, делитель часто ты 15, При первой реализации стационарного процесса в ОЗУ 9 записываю .- ся оцифрованные отсчеты аналого -ци Ь- рового преобразователя 2 и моменты времени, соответствующие этим отсчетам. Шаг квантования меняется в зависимости от производной по времени входной аналоговой величин с помощь

блока дифференцирования аналого-цифрового преобразователя 3 и управляемого делителя частоты 4. Полное число отсчетов, записываемых в ОЗУ 9 при одной реализации, определяется емкостью счетчика 8, При повторных реализациях шаг квантования первой реализации не изменяется . Отсчеты раз.- личных реализаций, относящиеся к одному и тому же моменту времени, накапливаются в ОЗУ 9 и усредняются делителем частоты 10 с переменным коэффициентом деления. Синхронное накопление полезного сигнала снижает уровень шума при регистрации. 1 ил.

Изобретение относится к области вычислительной техники и может быть использовано для регистрации кривых при различных исследованиях. Цель изобд)етения - повышение надежности устройства за счет синхронного накопления полезного сигнала. Устройство содержит блок дифференцирования 1, два аналого-цифровых преобразователя

; 1

Изобретение относится к вычисли- тельной технике и может быть исполь|зовано для регистрации кривых при I различных исследованиях, i : Целью изобретения является повышение надежности устройства за счет синхронного накопления полезного сигнала.

На чертеже показана функциональ- ная схема устройства, ; Устройство для ввода аналоговой .информации содержит блок 1 дифференцирования, первый 2 и второй 3 аналого-цифровые преобразователи, управляемый делитель 4 частоты, элемент И 5, генератор 6 импульсов, два счетчика 7 и 8, блок 9 оперативной памяти Делитель 10 частоты с переменным коэффициентом деления, сумматор 11, компаратор 12, элемент ИЛИ 13, триг гер 14, делитель 15 частоты.

Устройство работает следующим образом.

Сигнал Запуск поступает на установочный вход триггера 14, выход которого разрешает запуск генератора 6 импульсов. Сигнал Запуск поступает также на вход делителя 15 час тоты.

Регистрируемый аналоговый сигнал поступает одновременно на вход Первого аналого-цифрового преобразователя 2 и на вход блока 1 дифференцирова0

5

0

5

0

ния. с блока 1 дифференцирования снимается сигнал, пропорциональный скорости изменения входного сигнала, Сигнал с выхода блока 1 дифференцирования поступает на вход второго аналого-цифрового преобразователя 3.

В зависимости от величины производной входного сигнала изменяется выходной код второго аналого-цифрового преобразователя 3, который поступает на вход управляемого делителя 4 гастоты и определяет коэффициент деления последнего.

Импульсы генератора 6 импульсов поступают рЧерез элемент И 5 на счетный вход управляемого делителя- 4 частоты Имп гльсы с управляемого делителя 4 через элемент ИЛИ 13 поступают на вход запуска первого аналого-цифрового преобразователя 2, кроме того, импульсы с управляемого делителя 4 частоты поступают на вход первого счетчика 8. Первый счетчик 8 обеспечивает формирование очередного адреса блока 9. С выходов первого аналого- цифрового преобразователя 2 информационный сигнал поступает на входы делителя 10 частоты. Коэффициент деления делителя 10 частоты устанавливается в зависимости от числа реализаций. С выхода делителя 10 частоты сигнал поступает на вход сумматора 11. На другой вход сумматора 11 поступает

второе слагаемое из ячейки указанного адреса в блоке 9, При регистрации первой реализации в этой ячейке величина сигнала равна нулю. Просуммированный сигнал с выхода сумматора 11 записывается в ту же ячейку блока 9 оперативной памяти Кроме того, по этому адресу в блок 9 записывается текущее время с выхода второго счет- чика 7, на вход которого поступает импульсная последовательность с выхода генератора 6 импульсов

Таким образом записывается первая реализация входного процесса с при- вязкой к времени. Причем в зависимости от крутизны входного сигнала меняется шаг квантования.

Запись реализации прекращается по заполнению первого счетчика 8, сиг нал переполнения которого поступает на вход сброса триггера 14 и на вход обнуления второго счетчика 7, Триггер 14 и делитель 15 частоты возвращаются в исходное состояние. Выходной сиг нал триггера 14 запрещает работу генератора 6 импульсов,

По второму импульсу запуск а, по ступающему на вход делителя 15 частоты,на его выходе появляется сигнал запрета, который поступает На входы блока 9 и элемента И 5.

Элемент И 5 прекращает поступление импульсной последовательности на. управляемый делитель 4 часто гы. Запись текущего времени в блок 9 прекращается,

В момент начала регистрации второй реализации из блока 9 в сумматор 11 подаются значения величин сигнала первой реализации. Одновременно в компаратор 12 с выхода блока 9 подается код времени, в который произведена запись сигнала, находящегося в ячейке по этому же адресу в блоке 9,

В сумматоре 11 происходит суммирование сигналов регистрируемой реализации с предыдущими. После этого регистрируемый сигнал с выхода сумматора 11 поступает в ту же ячейку па- мяти. Кроме того, с выхода делителя 10 частоты поступает код амплитуды предыдущих реализаций в сумматор 11 и код времени в компаратор 12, На второй вход компаратора 12 поступает текущее время с выхода второго счетчика 7, Как только текущей время совпадает с кодом времени из блока 9 вырабатывается импульс-, который через элемент ИЛИ 13 стробирует первый аналого-цифровой преобразователь 2, Оцифрованное значение входного сигнала с выхода первого аналого-цифрового преобразователя 2 проходит через делитель 10 частоты и поступает на один из входов сумматора I1, Затем процесс повторяется вновь, но запись производится по следующему адресу. Так будет записана сумма нескольких реализаций во временных точках, закодированных по первой реализации. После окончания регистрации в блоке 9 зафиксирована усредненная реализация и ее временной код.

Таким образом, при регистрации стационарных процессов в зависимости от изменения крутизны входного сигнала меняется шаг квантования. Ошибки, обусловленные шумом, уменьшены за счет синхронного накопления и усреднения сигналов в точках квантования.

Формула изобретения

Уст,ройство для ввода аналоговой информации, содержащее блок дифференцирования, два аналого-цифровых преобразователя, блок оперативной памяти, управляемый делитель частоты, два счетчика и генератор импульсов, выход которого соединен со счетным входом второго счетчика, выходы которого соединены с информационными входами первой группы блока оперативной памяти., выходы первой и второй групп которого являются информационными выходами устройства, информационный вход первого аналого-цифрового преобразователя объединен с входом блока дифференцирования и являетг ся информационным входом устройства, выход блока дифференцирования соедине с входом второго аналого-цифрового преобразователя, выходы которого соединены с управляющими входами управляемого делителя частоты, выход которого соединен с суммирующим входом первого счетчика, выходы которого соединены с адресными входами блока оперативной памяти, отлич аю- щ е е с я тем, что, с целью повышения надежности за счет синхронного накопления полезного сигнала, в устройство введены делитель частоты, сумматор, компаратор, триггер, элемент И, делитель частоты с перемен-

ным коэффициентом деления и элемент ИЛИ, выход которого соединен с входом запуска первого аналого-цифрового преобразователя, информационные вы ходы и выход готовности которого соединены соответственно с информадион - ными входами и управляюЕим входом де/1ителя частоты с переменным коэффи-

И, выход которого соединен с тактирующим входом управляемого делителя частоты, выход триггера соединен с входом генератора импульсов, выход

циентон деления, информационные выхог ной памяти и первым входом элемента ды групп которого соединены с инфор мАционнымн входа1 1и первой группы сумматора, выходы которого соединены с информационныг-ш входами второй группы

блока оперативной памяти, информацион-.| которого соединен с вторым входом ные вькоды первой и второй группы ко-i элемента И, первый информационный торого соединены соответственно с информационными входами второй rpynniw сумматора и входами первой группы ксм параторя, вьглод которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом упвыход делителя частоты с переменным коэффициентом деления соединен с входом записи блока оперативной памяти, 2Q второй информационный выход делителя частоты с переменным .коэффициентом деления соединен с управляющим входом первого счетчика.

равляемого делителя частоты, выход переполнения первого счетчика соед

нен с входами сброса триггера и второго счетчика, выходы которого соединены с входами второй группы компаратора, установочный вход триггера объединен с входом делителя частоты и является входом запуска устройства, выход делителя частоты соединен со стробирующим входом блока оператив-

И, выход которого соединен с тактирующим входом управляемого делителя частоты, выход триггера соединен с входом генератора импульсов, выход

ной памяти и первым входом элемента

которого соединен с вторым входом элемента И, первый информационный

которого соединен с вторым входом элемента И, первый информационный

выход делителя частоты с переменным коэффициентом деления соединен с входом записи блока оперативной памяти, второй информационный выход делителя частоты с переменным .коэффициентом деления соединен с управляющим входом первого счетчика.